Grundlagen der Technischen Informatik

Transkript

1 Grundlagen der technischen Informatik Kapitel 4 Verarbeitungsschaltungen Pascal A. Klein, M.Sc.

2 4 Verarbeitungsschaltungen Einführung Addierer Halbaddierer Volladdierer Serien-/Parallel-Addierer Serienaddierer Paralleladdierer Kombinierter Addierer / Subtrahierer Multiplizierer Serienmultiplizierer Parallelmultiplizierer Vergleicher Serienvergleicher Multiplexer Codierer Logische Verknüpfungen Organisatorische Operationen Schieben und Rotieren Bitfeldextraktoren (Barrelshifter)

3 4 Verarbeitungsschaltungen 4.1 Einführung Es existieren eine Reihe von häufig genutzten Funktionen, für die es nicht sinnvoll ist sie jedesmal neu aufzubauen. Daher gibt es diese Schaltungen als fertige Bausteine zu kaufen. Einige wichtige Bausteine sollen an dieser Stelle kurz vorgestellt werden. 4.2 Addierer Addierer sind logische Schaltung zur Addition zweier Dualzahlen. Alle Grundrechenarten lassen sich auf die Addition zurückführen. Daher ist der Addierer die Grundschaltung für alle arithmetischen Operationen Halbaddierer Bei der Addition zweier einstelliger Dualzahlen tritt eine Summe und gegebenenfalls ein Übertrag auf. Über eine Wahrheitstabelle können die Abhängigkeiten der Ausgänge eines Addierers zu seinen Eingängen abgelesen werden. Hierbei steht S für die Summe aus der Berechnung und Ü für den vermeintlichen Übertrag. A B S Ü Die Wahrheitstabelle gibt die Vorschrift für die Addition zweier Dualzahlen an. Diese Vorschrift kann in einer Schaltfunktion 3

4 angeben werden. Die Funktion für die Addition läßt sich als Disjunktive Normalform aus der 2. und 3. Zeile der Wahrheitstabelle ableiten: S A B A B A B Die Funktion für den Übertrag läßt sich aus der 4. Zeile der Wahrheitstabelle herleiten: Ü A B Dadurch ergibt sich die nachfolgend abgebildete Schaltung. Diese Schaltung wird als Halbaddierer bezeichnet, da sie sich lediglich auf die Addition zweier einstelliger Dualzahlen beschränkt. Das dazugehörige Symbol ist in der nachfolgenden Abbildung gezeigt Volladdierer Bei der Addition mehrstelliger Dualzahlen muß zusätzlich der vermeintliche Übertrag aus einer niederwertigen Stelle mit berücksichtigt werden. Demnach wird die folgende Wahrheitstabelle aufgestellt: A B Ü 1 S Ü

5 Ü 1 : Übertrag aus der vorherigen Kalkulation S: Summe Ü 2 : Übertrag aus der aktuellen Kalkulation Aufstellen der Gleichung für die Summe bzw. den Übertrag liefert: S Ü A B A B Ü A B A B A B Ü A B A B Ü Ü 2 A B A Ü1 B Ü1 1 Ü Dementsprechend ergibt sich die folgende Schaltung: 1 Eine weitere Möglichkeit einen Volladdierer aufzubauen bietet die Verknüpfung zweier Halbaddierer. 5

6 Das dazugehörige Symbol ist in der nachfolgenden Abbildung gezeigt. A B Ü1 V A S Ü Serien-/Parallel-Addierer Die Addition mehrstelliger Dualzahlen kann sowohl bit-seriell als auch bit-parallel erfolgen. Hierzu werden nachfolgend der Serienaddierer und der Paralleladdierer vorgestellt Serienaddierer Mittels eines Serienaddierers lassen sich durch schrittweise Addition der einzelnen Stellen unter Berücksichtigung des Übertrags aus der vorherigen Stelle beliebig lange Datenworte mit nur einem Volladdierer addieren. Für diese Aufgabe müssen neben einem Volladdiererschaltnetz noch ein Schieberegister zum Zwischenspeichern der Summanden, des Übertrages und der Ergebniszahl vorgesehen werden. 6

7 L e s e n L a d e n Bei Verwendung des Akkumulatorprinzips ist ein Operandenregister zugleich Ergebnisregister. Dies hat den Vorteil, daß am Schaltungsaufwand eingespart wird, bringt aber gleichzeitig den Nachteil, daß bei der Rechnung der Verlust eines Operanden in Kauf genommen werden muß Paralleladdierer Eine Verkürzung der Verarbeitungszeit läßt sich durch bitweises Parallelschalten von Addierern erreichen. Beim Paralleladdierer ist für die Verknüpfung jedes Summandenbits bzw. Ergebnisbits gesondert je ein Volladdierer bereitgestellt. Unter Verwendung des Akkumulatorprinzips ergibt sich folgende Schaltung: 7

8 Diese Schaltung hat eine kritische Zeitbedingung, da die serielle Durchlaufzeit des Übertrags u.u. über alle Stellen länger dauern kann als die zur reinen parallellen Addition erforderliche Taktzeit. Eine mögliche Lösung besteht in der Vorausberechnung des Übertrags durch Berechnung der Überträge in allen Stellen mit allen Eingangsgrößen gleichzeitig. Zweistellige Addition (ohne Ü 0 ) A0 B0 S0 A1 B1 S1 G0=Ü1 G1+P1G Ü2 8

9 Der Paralleladdierer ist, da er nur aus miteinander verketteten Volladdierern besteht, ein Schaltnetz. Der Serienaddierer hingegen ist ein Schaltwerk, da er aus einem Schaltnetz und aus einem oder mehreren Speicherelementen besteht. Ripple-Carry-Addierer A 3 Ü 2 A 2 Ü 1 A 1 Ü 0 A 0 VA VA VA HA Ü 3 S 3 B 3 S 2 B 2 S 1 B 1 S 0 B 0 Eine mögliche Lösung besteht in der Vorausberechnung des Übertrags durch Berechnung der Überträge in allen Stellen mit allen Eingangsgrößen (Carry-Lookahead-Addierer) gleichzeitig Kombinierter Addierer / Subtrahierer Die Subtraktion entspricht einer Addition des Zweierkomplements. Daher sind bei der Subtraktion mittels eines Addierschaltnetzes die folgenden Arbeitsschritte notwendig, welche einfach mit einem Addierer kombiniert werden können: 1. Bitweise Invertierung eines Operanden 2. Addition einer 1 3. Addition beider Operanden 9

10 Die Funktionsweise kann relativ einfach abgelesen werden. Für Q=0 arbeitet die Schaltung als herkömmlicher Paralleladdierer. Für Q=1 werden alle Stellen bitweise invertiert und über Ü 0 eine 1 addiert. Anschließend wird B mit dem Zweierkomplement von A addiert. Somit wird die Gleichung S=B-A in einem Takt berechnet, ausgehend von Zahlen in nicht komplementärer Darstellung. 10

11 4.3 Multiplizierer Multiplikation von Dualzahlen kann schaltungstechnisch sowohl seriell als auch parallel erfolgen Serienmultiplizierer Die einfachste serielle Methode wäre es, die Multiplikation auf eine wiederholte Addition zurückzuführen. Der Multiplikand wird dabei sooft addiert, wie es der Multiplikator angibt. Dies ist jedoch ein sehr zeitaufwendiges Verfahren. Daher wird die Multiplikation durch eine Addition und Verschiebung verwirklicht. Dies geschieht nach dem im folgenden beschriebenen Algorithmus. 1. Bilden von Teilprodukten aus Multiplikand und Multiplikatorstelle 2. Schieben um eine Stelle 3. Wiederhole Schritte 1 und 2 bis der Multiplikator abgearbeitet ist 4. Addiere alle Zwischenergebnisse Die Vorteile dieses Algorithmus sind zum einen, daß die Multiplikation durch eine Addition und Schieben ausgedrückt wird, und zum anderen, daß der Aufwand nur linear wächst. Nachteilig ist, daß die Anzahl der Schritte gleich der doppelten Wortlänge des Operanden entspricht. Die dazugehörige Schaltung ist in der nachfolgenden Abbildung gezeigt. 11

12 4.3.2 Parallelmultiplizierer Parallele Multiplizierer werden vorwiegend für sehr schnelle Multiplikationen benötigt. Es kommt hierbei meist das Verfahren der gleichzeitigen, bitweisen Multiplikation zur Anwendung, bei dem jede Ziffer des Multiplikanden mit jeder Ziffer des Multiplikators multipliziert wird. Die dabei entstehenden Einzelprodukte werden entsprechend ihrem Stellenwert einem Addierer zugeführt. Es werden jeweils immer nur zwei Bitstellen multipliziert. Das logische UND-Gatter entspricht in seiner Funktion einem 1*1 Bit Multiplizierer und kann daher zur Berechnung der Einzelprodukte herangezogen werden. Ein Parallelmultiplizierer besteht somit aus UND-Gattern und einem Paralleladdierer. Nachteilig ist, dass die Anzahl der Gatter quadratisch mit der Anzahl der Stellen steigt und dadurch das Addierwerk mit 12

13 großer Stellenzahl sehr komplex wird. Der dazugehörige Algorithmus ist in der nachfolgenden Abbildung dargestellt. a 2 a 1 a 0 b 0 a i p i b 1 b i & ü i b 2 ü i+1 p i+1 Übertragsverrechnung p 5 p 4 p 3 p 2 p 1 p 0 13

14 4.4 Vergleicher Zur Verarbeitung der Rechenergebnisse und zur Steuerung des Programmablaufs sind Vergleichsoperationen erforderlich. Mit einem Vergleicher wird überprüft, ob ein bestimmter Zahlenwert zu einem zweiten Zahlenwert gleich, größer oder kleiner ist. Die Bedingungen für diese drei Vergleichsarten lauten: A B A>B X A=B Y A<B Z Aus der Tabelle können die folgenden Gleichungen abgelesen werden: A>B: A=B: A<B: X A B Y A B A B Z A B Daraus lassen sich die folgenden Schaltungen ableiten: 14

15 4.4.1 Serienvergleicher Beim Serienvergleicher muß als Voraussetzung ein Code mit monoton steigender Richtung vorliegen (z.b wie beim Dualcode), da dann das Vergleichsergebnis in jeder höheren Stelle auch über die niederwertigeren Stellen entscheidet. Algorithmus: 1) Bitweiser Vergleich mit höchstwertiger Stelle beginnend, Realisierung: 2) Falls A>B oder B>A erkannt, speichern des Ergebnisses (und Abbruch der Operation), 3) sonst: Schieben um 1 Bit und Wiederholen von 2) bis zur niederwertigsten Stelle, 4) dort endgültige Entscheidung. T R A B k Bit k Bit Q A Q A Q B Q B S R S R x y z A>B A=B A<B Besonderheiten: Hier werden nur UND-Gatter verwendet durch Ausnutzung der Q i -Ausgänge der Register und Flipflops. Der Vergleichsvorgang ist beendet - sobald x oder z = I bzw. - im Fall A = B => y = I erst nach k Takten. Hieraus folgt, daß der Ablauf mit variabler Verarbeitungszeit erfolgt; der Vergleich kann u.u. nach weniger als k Takten abgebrochen werden. 15

16 Die Ansteuerung erfolgt durch: 1) den Takt T, z.b. aus einem Zähler 1 - k sowie 2) paralleles Laden neuer Operanden in den Registern. 16

17 4.5 Multiplexer Multiplexer bestehen aus 2 n Dateneingängen, n Steuereingängen und einem Ausgang. Sie werden eingesetzt, um z.b. parallel anliegende Daten seriell über eine einzige Leitung zu übertragen. S n... S 2 S 1 E 2... MUX n A E 2 n Durchschalten des Eingangs E i auf den Ausgang, wenn sich der Index i bei der Interpretation der Steuereingänge als Binärzahl ergibt. Das Gegenstück zum Multiplexer ist der Demultiplexer. Dieser kann seriell ankommende Daten auf parallele Leitungen aufteilen. Er hat einen Dateneingang, n Steuereingänge und 2 n Ausgänge. S n... S 2 S 1 E DEMUXn A 1 A 2 Multiplexer und Demultiplexer dienen sowohl der Auswahl von Datenpfaden als auch zur Selektion von Funktionen oder Bausteinen. 17

18 4.6 Codierer Codierung und Decodierung gehören mit zu den häufigsten Teilaufgaben in der digitalen Datenverarbeitung. Binärcodierte Datenworte werden dabei in einen anderen Code umgeformt. Derartige Codeumformungen lassen sich als Schaltnetze entwerfen. E 1 E 2... ENCODE A 2 E n A m Das Schaltnetz eines Codierers zur Umsetzung des BCD- Codes in einen 7-Segment-Code sieht z.b. folgendermaßen aus: Weiterführende Frage: Wie kann die Schaltung zur Umsetzung des BCD-Codes in 18

19 einen 7-Segment-Code hergeleitet werden? Der Decodierer ist die zum Codierer komplementäre Schaltung. Eine Codierer-Schaltung mit einer bestimmten Zuordnung zwischen Eingangs- und Ausgangsgrößen kann nicht als Decodierschaltung für den umgekehrten Übersetzungsprozess verwendet werden, da bei logischen Schaltungen die Richtung des Signalflusses nicht umkehrbar ist. E 1 E 2... DECODE A 1 A 2 E n A m 19

20 4.7 Logische Verknüpfungen Eine Möglichkeit zur Realisierung logischer Verknüpfungsglieder besteht in einer Anordnung von Gatterbänken aller Verknüpfungsarten, die über Multiplexer angewählt werden. Dies ist die schnellstmögliche Lösung bzgl. der Verarbeitungszeit, erfordert jedoch einen riesigen Gatter- und Verdrahtungsaufwand und ist daher nur sinnvoll bei wenigen unterschiedlichen Verknüpfungen. Eine kompaktere Lösung kann durch ein programmierbares Verknüpfungsnetz geschaffen werden. Im Folgenden wird als Beispiel ein Ausschnitt aus der Arithmetisch-Logischen Einheit (ALU) im logischen Mode vorgestellt. Für 2 Variable existieren: - 4 Belegungsmöglichkeiten und somit - 16 logische Verknüpfungen. Daher reichen ld 16 = 4 Programmierleitungen zur Selektion der Funktionen aus. S o S 1 S 2 S 3 U B X W A 20

21 Funktionsweise: - jede Selektionsleitung Si kann ein UND-Gatter sperren oder freischalten, - UND-Bündel werden über NOR-Gatter zu U und W zusammengefaßt, - U und W werden als Äquivalenz verknüpft; falls die gewählte Verknüpfung über U oder W allein erfolgt, wird dies Ergebnis durch das jeweils andere Signal (=I) nicht beeinflußt. Beispiel für verschiedene Belegungen von (S 0 S 1 S 2 S 3 ) S 0 S 1 S 2 S B A U W X U W X U W X B A A A B A B Weiterführende Frage: Versuche folgende Belegungen nachzuvollziehen S 0 S 1 S 2 S A A B "1" A B Dieser Schaltungsausschnitt ist relativ kompliziert, da der Baustein auch arithmetische Operationen über dieselben Verknüpfungen vornimmt. Eine andere, elegante Möglichkeit zum Aufbau einer rein logischen Einheit bietet ein 4 zu 1 21

22 Multiplexer mit den Selekteingängen als Variable beschaltet. 22

23 4.8 Organisatorische Operationen Schieben und Rotieren Wiederholung: Ringschieber werden durch Schieberegister hergestellt, bei denen die Ausgänge des letzten Flipflops mit den Eingängen des ersten Flipflops verbunden werden. Ein Signal das durch das Schieberegister geführt wird, gelangt somit nach einmaligem Durchlauf wieder an den Anfang zurück. Solch ein Register kann auch als ein Ringzähler verwendet werden. In Rechenwerken wird oft ein Bit-weises Schieben benötigt - wahlweise nach rechts oder links, - bei Bedarf höchstwertiger Übertrag in niederwertigstes Bit und umgekehrt (Rotation). Programmierbare Lösung für Richtungsumschaltung: L/R D i-1 D i-1 D i Stelle i Die programmierbare Rotation wird über ein zusätzliches Gatter 23

24 in der Leitung vom linken bzw. rechten Übertrag zum rechten bzw. linken Registereingang gebildet Bitfeldextraktoren (Barrelshifter) Eine erweiterte und schnellere Art zur Extraktion von Teilinformationen aus einem größeren Verbund kann durch eine matrixförmige Anordnung von selektierbaren Schaltern gebildet werden. Einzelne Schalter in einer solchen Anordnung können z.b. folgendermaßen aufgebaut werden: D i + D i S mn Anordnung (als Beispiel für 4 Bit, linksschiebend) ergibt sich zu: D 3 D 2 D 1 D 0 D 3 S 0 S 1 S 2 S 3 S 3 D 2 S 2 S 3 S 0 S 1 S 2 S 1 S 2 S 3 S 0 S 1 D 1 S 0 D 0 S 1 S 2 S 3 S 0 Alle Si sind miteinander verbunden und führen folgende Funktionen aus: 24

25 S 3 S 2 S 1 S 0 D 3 ' D 2 ' D 1 ' D 0 ' Schieb en I I I 0 D 3 D 2 D 1 D 0 nicht I I 0 I D 2 D 1 D 0 D 3 1 mal I 0 I I D 1 D 0 D 3 D 2 2 mal 0 I I I D 0 D 3 D 2 D 1 3 mal Anwendung solcher Extraktoren ist die schnelle Selektion von Bitfeldern (Worten) aus langem Wort (z.b. Daten- und Befehlsauswahl aus Befehlsworten bei 32-Bit-Prozessoren) 25