FH Jena Prüfungsaufgaben Prof. Giesecke FB ET/IT Binäre Rechenoperationen WS 11/12

Transkript

1 FB ET/IT Binäre Rechenoperationen WS /2 Name, Vorname: Matr.-Nr.: Zugelassene Hilfsmittel: beliebiger Taschenrechner eine selbsterstellte Formelsammlung Wichtige Hinweise: Ausführungen, Notizen und Lösungen auf den Aufgabenblättern werden nicht gewertet. Vor der Lösung ist deutlich die dazugehörige Nummer der Aufgabe zu vermerken. Die Aufgabenblätter sind zusammen mit den erstellten Lösungen abzugeben. Auf allen Lösungsblättern ist der Name deutlich zu vermerken. Aufgabe : Entwerfen Sie die Schaltung eines Carry-Look-Ahead -Addierers (Addierer mit paralleler Übertragslogik) zur binären Addition von zwei 4-Bit-breiten Operanden gemäß: + = Eventuelle Zahlenbereichsüberläufe des Summenwertes werden nicht behandelt. Der Eingangsübertrag zur niederwertigsten Stelle liegt immer fest logisch auf Null und führt damit zu einer Vereinfachung der Logik. Der Ausgangsübertrag der höchstwertigsten Stelle wird nicht benötigt. Verwenden Sie zum Schaltungsentwurf die folgenden logischen Elemente: 2-UND 3-UND 2-ODER 3-ODER EXKLUSIV-ODER Achten Sie beim Schaltungsentwurf auf eine minimale logische Tiefe (entspricht einer minimalen Verzögerungszeit) der Addiererschaltung! allgemeine Addiererzelle i mit Generate - und Propagate -Ausgang Generate : Propagate : Summe : parallele Übertragslogik Stelle : "" (kein Eingangsübertrag) Stelle : mit "" folgt Stelle 2: mit folgt Stelle 3: mit folgt

2 FB ET/IT Binäre Rechenoperationen WS /2 Schaltung 7 EXOR-Verschaltungen zur Summenbildung 3 UND-Verschaltungen für Generate Erzeugung c aus g Erzeugung c 2 aus g, g 2 und p 2 Erzeugung c 3 aus g, g 2, g 3, p 2 und p 3 Aufgabe ) Σ 9 Punkte Aufgabe 2: Wandeln Sie den angegebenen negativen dezimalen Wert -,6875 in eine Dualzahl in Zweierkomplement-Darstellung um! Lösungsvariante Wahl des betragsmäßig nächstgrößeren Zweierpotenzwertes als MSB-Stelle,6875, MSB-Stelle der Zweierkomplement-Darstellung hat damit die Stellenwertigkeit 2 2

3 FB ET/IT Binäre Rechenoperationen WS /2 Ermittlung der Differenz zwischen dem negativen Wert und der MSB-Stellenwertigkeit (MSB-Stellenwertigkeits-Komplement) negativer Wert (MSB-Stellenwertigkeit) MSB-Stellenwertigkeit negativer Wert,6875 2, ,6875 2, , ,325 Umwandlung der positiven Differenz - Wandlung der Vorkommastellen 2 bis 2 Stelle 2 : 27: 2 3 Rest Stelle 2 : 3: 2 6 Rest Stelle 2 : 6: 2 3 Rest Stelle 2 : 3: 2 Rest Stelle 2 : : 2 Rest Stelle 2 : : 2 Rest Stelle 2 : : 2 Rest - Wandlung der Nachkommastellen Stelle 2 :,325 2,625 Übertrag Stelle 2 :,625 2,25 Übertrag Stelle 2 :,25 2,5 Übertrag Stelle 2 :,5 2, Übertrag Abbruch Ergebnis , ,, (,) ZK Aufgabe 2) Σ 5 Punkte Lösungsvariante 2 Bildung des Betrages des zu wandelnden dezimalen Wertes,6875,6875 Umwandlung des Betrages des dezimalen Wertes 3

4 FB ET/IT Binäre Rechenoperationen WS /2 - Wandlung der Vorkommastellen Stelle 2 : : 2 5 Rest Stelle 2 : 5: 2 25 Rest Stelle 2 : 25: 2 2 Rest Stelle 2 : 2: 2 6 Rest Stelle 2 : 6: 2 3 Rest Stelle 2 : 3: 2 Rest Stelle 2 : : 2 Rest Abbruch - Wandlung der Nachkommastellen Stelle 2 :,6875 2,375 Übertrag Stelle 2 :,375 2,75 Übertrag Stelle 2 :,75 2,5 Übertrag Stelle 2 :,5 2, Übertrag Abbruch Ergebnis für positiven Wert , ,, Ergänzung einer führenden Null zur Kennzeichnung des positiven Wertes in der Zweierkomplement-Darstellung , ,, Negation des Wertes durch Bildung des Zweierkomplementes über die bitweise logische Negation und die Addition einer logischen "" zur LSB-Stelle, +,, (,) ZK , , Aufgabe 2) Σ 5 Punkte 4

5 FB ET/IT Binäre Rechenoperationen WS /2 Aufgabe 3: Wandeln Sie den konstanten Multiplikationsfaktor 9,625, gemäß der Umwandlungstabelle in einen Canonical-Sign-Digit-Code (CSD-Code) um! Zeichnen Sie weiterhin das resultierende Signalflussschema der durch den CSD-Code in seiner Teilprodukteanzahl verringerten Multiplikation unter Verwendung von Schiebeoperationen und eines Additions-/Subtraktionsknotens auf! Umwandlungstabelle - - vorzeichenrichtige Erweiterung um Stelle , , 4 3 läuft von -3 4 Startwert 3: 2: : : : 2: 3: 4: CSD-Code: , , - (--,-) CSD Hinweis: Die links auf der Stelle 2 4 stehende Null könnte auch weggelassen werden. 5

6 FB ET/IT Binäre Rechenoperationen WS /2 Signalflussschema: x 3 _ 3 x Linksschieben _ x Linksschieben + x Rechtsschieben _ 3 3 x Rechtsschieben + y Schiebeoperationen gemäß CSD-Code Addition/Subtraktion gemäß CSD-Code Aufgabe 3) Σ 7 Punkte Aufgabe 4: Führen Sie die direkte binäre Multiplikation nach einem Algorithmus für beliebige Faktoren in Zweierkomplement-Darstellung aus! Bilden Sie die zu summierenden Teilprodukte aus dem Multiplikanden a. Das Ergebnis soll ebenfalls wieder in Zweierkomplement-Darstellung vorliegen. Die verschobenen Teilprodukte einschließlich der Lage des Kommas, eventuelle Stellenerweiterungen Negationen sowie die Teilproduktesummation sind in der Rechnung mit anzugeben! a) Muliplikand a:, Multiplikator b:, b) Multiplikand a:, Multiplikator b:, a),.,, Teilprodukt +, Teilprodukt +, Teilprodukt, Addition Zweierkomplement von, Vorzeichenerweiterung, +,, 2-er Komplementbildung Aufgabe 4a) Σ 6 Punkte 6

7 FB ET/IT Binäre Rechenoperationen WS /2 b),.,, Teilprodukt +, Teilprodukt +, Teilprodukt +, Teilprodukt, Addition Zweierkomplement von, Vorzeichenerweiterung, +,, 2-er Komplementbildung Aufgabe 4b) Σ 7 Punkte Aufgabe 4) Σ 3 Punkte Aufgabe 5: Ein 2-Bit-breiter Addierer verarbeite ganzzahlige Operanden in Zweierkomplementdarstellung (Integer) folgenden Formats: Die berechnete Summe habe das gleiche Format wie die beiden anliegenden Operanden (keine Stellenerweiterung). Weitere Logik zur Nachbehandlung des Ergebniswertes ist nicht vorhanden. Ermitteln Sie die resultierenden Ergebniswerte bei Anwendung des beschriebenen Addierers, wenn die folgenden als Dezimalwerte gegebenen Operanden angelegt werden! Geben Sie die resultierenden Ergebniswerte ebenfalls als Dezimalwerte an! a) Operand a = Operand b = 987 b) Operand a = -876 Operand b = mit folgt

8 FB ET/IT Binäre Rechenoperationen WS /2 a) b) Aufgabe 5) Σ 6 Punkte Aufgabe 6: Entwerfen Sie eine Additionsschaltung für die gleichzeitige Addition von sechs als Dualzahlen vorliegende Operanden unter Anwendung des Carry-Save -Prinzips! Nutzen Sie zur Verringerung der Verzögerungszeit der Gesamtschaltung weiterhin die Baumstruktur durch die parallele Addition von jeweils 3 Operanden! Die Summe soll wieder in der gewöhnlichen Dualzahlen-Darstellung vorliegen. Stellen Sie in Ihrer Schaltung die drei von der niederwertigsten Stelle beginnenden benachbarten Stellen dar! Nutzen Sie als Grundelement die Volladdiererzelle gemäß der folgenden Darstellung. a, b: Summandeneingänge c: Übertragseingang s: Summenausgang c + : Übertragsausgang Verwenden Sie für Ihren Schaltungsentwurf der drei Stellen eine minimale Anzahl dieser Volladdiererzellen! Setzen Sie auch nicht benötigte Eingänge durch Kennzeichnung des erforderlichen logischen Pegels auf definierte Werte! Für die drei von der niederwertigsten Stelle beginnenden Bits der sechs Operanden und der resultierenden Summe ist die nachfolgende Kennzeichnung in der Schaltung zu verwenden. höherwertigere Bits niederwertigstes Bit Operand a: Operand b: Operand c: Operand d: Operand e: Operand f: Summe s: Lösungsvariante korrekte Lösung mit Baumstruktur 8

9 FB ET/IT Binäre Rechenoperationen WS /2 Stelle 2 Stelle Stelle Bewertung: Antragen von jeweils 3 Operanden auf jeden Addierer der ersten Ebene mit Anwendung der Baumstruktur: Übergabe von 4 Übertragsausgängen der ersten Ebene auf die jeweils höherwertigere Stelle: Addition der beiden verbleibenden Summenleitungen der Stelle mit Bildung des Summenbits und Übergabe eines dritten Übertrages von der Stelle auf die Stelle : Addition in der zweiten Ebene der Stelle mit Übergabe eines dritten Übertrages von der Stelle auf die Stelle 2: Addition in der zweiten Ebene der Stelle 2: Addition in der dritten Ebene der Stelle mit Bildung des Summenbits und Übergabe eines vierten Übertrages von der Stelle auf die Stelle 2: Addition in der dritten Ebene der Stelle 2: Addition in der vierten Ebene der Stelle 2 mit Bildung des Summenbits : Nullsetzen nicht benötigter Eingänge an den Addierern (im Schaltungsbeispiel zwei Addierereingänge): Schaltung mit minimaler Anzahl von lediglich 2 Volladdiererzellen: Aufgabe 6) Σ Punkte 9

10 FB ET/IT Binäre Rechenoperationen WS /2 Lösungsvariante 2 nicht verzögerungszeit-optimierte Lösung mit Anwendung der Kettenstruktur Stelle 2 Stelle Stelle Bewertung: Antragen von 3 Operanden auf jeden Addierer der ersten Ebene: Übergabe von 2 Übertragsausgängen der ersten Ebene auf die jeweils höherwertigere Stelle: Addition des vierten Summanden in der zweiten Ebene und Übergabe der Überträge an die jeweils höherwertigere Stelle: Addition des fünften Summanden in der zweiten Ebene bzw. dritten Ebene und Übergabe der Überträge an die jeweils höherwertigere Stelle: Addition des sechsten Summanden in der dritten Ebene bzw. vierten Ebene und Übergabe der Überträge an die jeweils höherwertigere Stelle: Addition der verbleibenden Summen und Überträge in der fünften Ebene mit Bildung der endgültigen Summe: Nullsetzen nicht benötigter Eingänge an den Addierern (im Schaltungsbeispiel zwei Addierereingänge): Schaltung mit minimaler Anzahl von lediglich 2 Volladdiererzellen: Aufgabe 6) Σ 8/ Punkte Klausur Σ 5 Punkte