Digitalelektronik: Einführung

Transkript

1 Überblick Grundlagen: Spannung, Strom, Widerstand, IV-Kennlinien Elektronische Messgeräte im Elektronikpraktikum Passive Filter Signaltransport im Kabel Transistor Operationsverstärker PI-Regler Sensorik Lock-In-Verstärker Phase-Locked Loop igitalelektronik igital-nalog- / nalog-igital-wandlung Mikrocontroller Labview und Virtual Instruments Physik in der Elektronik: usblick zur Festkörperphysik Seite

2 igitalelektronik: Einführung nalogelektronik: U jede Spannung (innerhalb erlaubter Grenzen) hat eine edeutung t igitalelektronik: U nur 2 Zustände definiert = bit (binary digit) (z.. Schalter offen/geschlossen, U = oder U = 5 V,...) t Seite 2

3 igitalelektronik: Einführung Logikpegel Spannung Positive Logik Negative Logik H U(H) > U(L) L Logikart: positiv (Standard) oder negativ L??? H U max U Seite 3

4 oolesche lgebra Wertebereich für logische Variablen: oder Grundoperationen: Konjunktion ("und", N) isjunktion ("oder", OR) Negation ("nicht", NOT) Y Y Y Y Y Y Seite 4

5 oolesche lgebra Kommutativgesetz: ssoziativgesetz: istributivgesetz: (C) ()C ( C) ( ) C ( C) C C ( )( C) bsorptionsgesetz: ( ) Tautologie: e Morgans Gesetz: Operation mit Negation: Operationen mit und : oppelte Negation: Seite 5

6 oolesche lgebra ufstellung von logischen Funktionen: Startpunkt: Wahrheitstafel eispiel Heizungssteuerung = T innen < 2 C = T Heizkreis > 4 C C = T Warmwasser < 6 C = Heizungsanlage OK Y = renner eingeschaltet Y isjunktive Normalform C C C C C C Y Seite 6

7 oolesche lgebra ufstellung von logischen Funktionen: Karnaugh-Veitch-iagramm C Y C C C C Seite 7

8 oolesche lgebra ufstellung von logischen Funktionen: Karnaugh-Veitch-iagramm eispiel Heizungssteuerung = T innen < 2 C = T Heizkreis > 4 C C = T Warmwasser < 6 C = Heizungsanlage OK C Y = renner eingeschaltet C. löcke finden mit 2 n (n ganze Zahl) en C C 2. Vereinfachte Logikfunktion: Y C (C ) Seite 8

9 Schaltsymbole Eingänge usgang.... C Logische Funktion Y = f(,,c,...,x) Y X usgang invertiert Seite 9

10 Schaltsymbole Seite

11 Schaltsymbole esonders wichtig: NN und NOR Seite

12 Schaltsymbole Man kann zeigen, dass alle logischen Operationen nur mit NN oder NOR zusammengesetzt werden können! Operation NN-Gatter NOR-Gatter NOT Y > = Y N Y > = > = > = Y OR Y > = > = Y Seite 2

13 RTL, TL, TTL, OC, CMOS,... Schaltungstechnische Realisierung: "Schalter-Logik" U Y N U Y OR Seite 3

14 RTL, TL, TTL, OC, CMOS,... Schaltungstechnische Realisierung: Resistor-Transistor-Logic (RTL) NOR > = etrieb der Transistoren in Sättigung niedrige usgangsbelastbarkeit (Fan-Out) hohe Störanfälligkeit (Schaltpunkt:.7 V) Verlustleistung: 5 mw Gatterlaufzeit: 25 ns Entwicklung 95er Texas Instruments Verwendung in pollo Guidance Computer wird nicht mehr hergestellt Seite 4

15 RTL, TL, TTL, OC, CMOS,... Schaltungstechnische Realisierung: iode-transistor-logic (TL) NN geringere Störanfälligkeit vgl. mit RTL etrieb der Transistoren in Sättigung niedrige usgangsbelastbarkeit Verlustleistung: 5 mw Gatterlaufzeit: 25 ns wird nicht mehr hergestellt Seite 5

16 RTL, TL, TTL, OC, CMOS,... Schaltungstechnische Realisierung: Transistor-Transistor-Logic (TTL) NN Gegentakt-Endstufe hohe usgangsbelastbarkeit Verlustleistung: mw Gatterlaufzeit: ns ausgelegt für 5 V etriebsspannung (sog. TTL-Pegel) Seite 6

17 RTL, TL, TTL, OC, CMOS,... Schaltungstechnische Realisierung: Transistor-Transistor-Logic (TTL) NN + 5 V Open-Collector (OC) usgang Kaskadierbar (wired N) benötigt externen Pull-up Widerstand Gegentakt-Endstufe hohe usgangsbelastbarkeit Verlustleistung: mw Gatterlaufzeit: ns ausgelegt für 5 V etriebsspannung (sog. TTL-Pegel) Seite 7

18 RTL, TL, TTL, OC, CMOS,... Schaltungstechnische Realisierung: Complementary MOS NOT nur komplementäre MOSFETs Stromfluss nur beim Schalten (uerstrom, Ladestrom für Gate-Kapazität) Verlustleistung: nw Gatterlaufzeit: ns etriebsspannung: (3... 5) V Seite 8

19 RTL, TL, TTL, OC, CMOS,... Schaltungstechnische Realisierung: Complementary MOS NN NOR > = Seite 9

20 Kombinatorische sequentielle Logik Logikschaltungen Kombinatorische Logik Sequentielle Logik x x x 2 Schaltnetz y y y 2 = Schaltnetz mit Speicher (häufig mit Taktung) x n y m Seite 2

21 Kombinatorische Logik eispiel: ddition von inärzahlen Erinnerung: ezimalsystem: verfügbare Ziffern:,, asis: z.. 7 = ualsystem: verfügbare Ziffern:, asis: 2 z.. b = = b 4 = b 8 = b 2 = b = b 5 = b 9 = b 3 = b 2 = b 6 = b = b 4 = b 3 = b 7 = b = b 5 = b Seite 2

22 Kombinatorische Logik eispiel: ddition von inärzahlen zunächst ddition von zwei its: Y = +, mit, {; } Y (= ) (= ) (= ) (= 2) Halbaddierer = Y N Übertrag (Carry) XOR Ergebnis C Seite 22

23 Kombinatorische Logik eispiel: ddition von inärzahlen jetzt ddition beliebig großer Zahlen: Y = + z.. 3 its addieren (einschl. Übertrag) + Volladdierer C_i = Y_i _i _i = > = C_i+ Seite 23

24 Kombinatorische Logik eispiel: ddition von inärzahlen = = Y Y 4bit-ddierer = > = d. h., {; ; } {b... b} = Y2 Y = + {... 3} {b... b} 2 2 = > = d. h. Ergebnis: 4bit + carry = 5bit = Y3 3 3 = > = C Seite 24

25 Sequentielle Logik Grundelement: RS-Flip-Flop S R S R () () n n Seite 25

26 Sequentielle Logik Grundelement: RS-Flip-Flop S R S R () () n n Seite 26

27 Sequentielle Logik Grundelement: RS-Flip-Flop S R S R () () n n Seite 27

28 Sequentielle Logik Grundelement: RS-Flip-Flop S R S R () () n n Seite 28

29 Sequentielle Logik Getaktetes RS-Flip-Flop S' S Cl R' R Zustand von S' (bzw. R') wird nach (bzw. ) nur übernommen, wenn Cl = (Takt, clock) Seite 29

30 Sequentielle Logik Transparentes -Flip-Flop ("-Latch") S' S Cl R' R Cl Problem: solange Cl = ist das -Latch transparent, d. h. = x n- Seite 3

31 Sequentielle Logik Flankengetriggertes -Flip-Flop Cl Cl -latch Cl -latch Cl -bit Speicher x n- x n- übernimmt bei positiver Taktflanke den Wert nach Seite 3

32 Zähler Cl Cl -Flip-Flip -bit Zähler (Wertebereich:, ) Erweiterung durch Hintereinanderschalten oder: Frequenzteiler :2 U Cl U t t Seite 32

33 Schieberegister Cl Cl Cl Cl Cl -Flip-Flip -Flip-Flip -Flip-Flip -Flip-Flip 2 3 Multiplikation bzw. ivision einer inärzahl mit 2: 7 = b 24 = b oder: Umwandlung von seriellen aten in parallele aten und umgekehrt Seite 33