EMC: Parallel-I/O Folie: 2 Prof. Dr.-Ing. Alfred Rozek TFH Berlin

Transkript

1 PIO-Karte für den PC Aufbau einer einfachen PC-Interface-Karte mit dem Portbaustein 8255 EMC: Parallel-I/O Folie: 1 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Centronics-Schnittstelle 1 Dieser Baustein kontrolliert die Ein- und Ausgabe über die parallele Schnittstelle. Centronics-Schnittstelle 36-poliger Stecker, 18 Signalleitungen, 18 Masseleitungen IBM-Schnittstelle 25-poliger Stecker, 18 Signalleitungen, 7 Masseleitungen Maximale Kabellänge: 5 m Ursprünglich nur für die Druckausgabe entwickelt (unidirektional), wird die parallele Schnittstelle heute auch zur bidirektionalen Kommunikation benutzt. (IEEE 1284) Bsp.: Scanner, ZIP-Laufwerk, Kopplung zweier Computer EMC: Parallel-I/O Folie: 2 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 1

2 Centronics-Schnittstelle 2 36-pol. Canon-Steckverbindung 25-pol. AMP-Steckverbindung (female) Anschlußbuchsen der Centronics-Schnittstelle Timing-Diagramm der Centronics-Schnittstelle mit Dreidraht-Handshake EMC: Parallel-I/O Folie: 3 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Centronics-Schnittstelle 3 Pin-Belegung der IBM- und der Centronics Schnittstelle Signale und ihre Bedeutungen EMC: Parallel-I/O Folie: 4 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 2

3 Centronics-Schnittstelle 4 Blockdiagramm der Centronics Schnittstelle EMC: Parallel-I/O Folie: 5 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Centronics-Schnittstelle 5 Adresse Größe Aufbau Inhalt Bedeutung :08 Wort Basisadresse LPT1 z.b. Eintrag = :0A Wort Basisadresse LPT2 z.b. Eintrag = :0C Wort Basisadresse LPT3 z.b. Eintrag = BC 03 40:0E Wort Basisadresse LPT4 Nur PC/XT (z.b. Eintrag = BC 02) 40:11 Byte xx installierte Hardware Zahl der parallelen Schnittstellen (00=0, 01=1, 10=2, 11=3) 40:78 Wort z.b. 14H Zeitüberschreitung LPT1 Time-out-Wert in Sekunden (z.b. 20s) 40:79 Wort z.b. 14H Zeitüberschreitung LPT2 Time-out-Wert in Sekunden (z.b. 20s) 40:7A Wort z.b. 14H Zeitüberschreitung LPT3 Time-out-Wert in Sekunden (z.b. 20s) 40:7B Wort z.b. 14H Zeitüberschreitung LPT4 Time-out-Wert in Sekunden (z.b. 20s) BIOS-Datenbereich für die parallele Schnittstelle EMC: Parallel-I/O Folie: 6 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 3

4 Centronics-Schnittstelle 6 Datenregister (Basisadresse + 0) bidirektional Statusregister (Basisadresse + 1) nur lesen Steuerregister (Basisadresse + 2) bidirektional Der Pegel auf der Leitung ist gegenüber dem Registerinhalt invertiert Pin-Nummer D7 D6 D5 D4 D3 D2 D1 D0 Register-Datenbits D8 D7 D6 D5 D4 D3 D2 D1 Datenleitung Pin-Nummer D7 D6 D5 D4 D3 D2 D1 D0 Register-Datenbits keine Bedeutung (meist 1) Error (0: Störung) Select (1: Online; 0: Offline) Paper Out (1: kein Papier) Acknowledge (0: Daten übernommen) Busy (0: nicht empfangsbereit) D7 D6 D5 D4 D3 D2 D1 D0 keine Bedeutung (meist 1) Pin-Nummer Register-Datenbits Strobe (1: Daten sind gültig) Auto Feed (1: Line Feed ausführen) Reset (0: Init) Select In (1: Online schalten) Interrupt-Anforderung (1: Interrupterzeugung freigegeben) Direction (0: Datenbits als Ausgang nutzbar) TFH EMC: Parallel-I/O Folie: 7 Prof. Dr.-Ing. Alfred Rozek Berlin Centronics-Schnittstelle 7 Belegung des Statusund Steuerregisters EMC: Parallel-I/O Folie: 8 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 4

5 Standard IEEE-1284 Betriebsarten Compatible Standardisierte Centronics Schnittstelle, max. 150 kbyte/s, wird teilweise auch SPP (Standard Printer Port) genannt, wie beispielsweise im BIOS-Setup. Nibble Definiert die Mindestanforderungen an ein IEEE-1284 kompatibles Gerät. Lediglich vier Leitungen sind als Rückkanal definiert. Max. 50 kbyte/s Byte Wurde bereits bei der Micro-Channel-Architektur (PS/2) standardmäßig verwendet. Die Daten werden im Gegensatz zum Nibble Mode byteweise über das Datenregister (Basisadresse) ausgetauscht. Bidirektional. EPP (Enhanced Parallel Port) Wurde von den Firmen Intel, Xircom und Zenith entwickelt und ist die gebräuchlichste IEEE-1284 Implementierung. Es können bidirektional sowohl Daten als auch Adressen (max. 256) übertragen werden. Die Übertragungsbreite beträgt maximal 2 Mbyte/s bei einer typischen Kabellänge von 5m. ECP (Extended Capability Mode Port) Wurde durch eine Microsoft- und Hewlett-Packard Initiative in IEEE-1284 implementiert. Der ECP unterstützt eine einfache Datenkomprimierung nach RLE (Run Length Encodes). Besitzt einen 16kByte großen FIFO mit DMA- und Interrupt-Fähigkeit. Die maximale Datenübertragungsrate liegt bei 2MByte/s. Bidirektional sowohl für Daten als auch für Kommandos. EMC: Parallel-I/O Folie: 9 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Enhanced Parallel Port (EPP) Enhanced Parallel Port Data Write Cycle Enhanced Parallel Port Address Write Cycle EMC: Parallel-I/O Folie: 10 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 5

6 Basisboard für den ADNP Advanced DIL/NetPC (ADNP) EMC: Parallel-I/O Folie: 11 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Parallel-I/O (ADNP) EMC: Parallel-I/O Folie: 12 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 6

7 Blockdiagramm Siehe hierzu auch das Datenblatt zum 8255 auf meiner Homepage EMC: Parallel-I/O Folie: 13 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Pinouts EMC: Parallel-I/O Folie: 14 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 7

8 Grundoperationen EMC: Parallel-I/O Folie: 15 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Mode-Definitionen Bit Set/Reset Format Mode-Format Definition EMC: Parallel-I/O Folie: 16 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 8

9 Mode 0 Port Definition EMC: Parallel-I/O Folie: 17 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Mode 0: Basic Input und Basic Output Mode 0 (Basic Input) Mode 0 (Basic Output) EMC: Parallel-I/O Folie: 18 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 9

10 Mode 0: Konfigurationen 1 EMC: Parallel-I/O Folie: 19 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Mode 0: Konfigurationen 2 EMC: Parallel-I/O Folie: 20 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 10

11 Mode 0: Konfigurationen 3 EMC: Parallel-I/O Folie: 21 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Mode 0: Konfigurationen 4 EMC: Parallel-I/O Folie: 22 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 11

12 Mode 1: Operating Modes 1 Input EMC: Parallel-I/O Folie: 23 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Mode 1: Operating Modes 2 EMC: Parallel-I/O Folie: 24 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 12

13 Mode 1: Operating Modes 3 Output EMC: Parallel-I/O Folie: 25 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Mode 1: Operating Modes 4 Strobed Output EMC: Parallel-I/O Folie: 26 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 13

14 Mode 1: Operating Modes 5 Kombinationen EMC: Parallel-I/O Folie: 27 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Mode 2: Operating Modes 1 EMC: Parallel-I/O Folie: 28 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 14

15 Mode 2: Operating Modes 2 Bidirektional Timing Diagramm Mode 2 EMC: Parallel-I/O Folie: 29 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Mode 2: Operating Modes 3 Kombinationen EMC: Parallel-I/O Folie: 30 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 15

16 Übersichtstabelle der Betriebsartendefinition EMC: Parallel-I/O Folie: 31 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Zusammenfassung: Mode 1 und Mode 2 Interrupt Enable Flags in Mode 1 und Mode 2 Status Wort Format Mode 2 EMC: Parallel-I/O Folie: 32 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 16

17 Applikationsbeispiele 1 Printer Interface EMC: Parallel-I/O Folie: 33 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Beispiel: Interface für die Druckerschnittstelle Schaltplan der Interfaceschaltung EMC: Parallel-I/O Folie: 34 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 17

18 Applikationsbeispiele 2 Keyboard und Display Interface Keyboard und Terminal Adress Interface EMC: Parallel-I/O Folie: 35 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Applikationsbeispiele 3 Digital to Analog; Analog to Digital Basic CRT Controller Interface EMC: Parallel-I/O Folie: 36 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 18

19 Applikationsbeispiele 4 Basic Floppy Disk Interface Maschinen-Steuerungsinterface EMC: Parallel-I/O Folie: 37 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Applikationsbeispiele 5 Parallel-I/O-Erweiterung für den DIL/NetPC EMC: Parallel-I/O Folie: 38 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 19

20 Anwendungsbeispiel 8255 Betriebsart 0 Timing Diagramm 8-Bit A/D-Wandler (Sukzessive Approximation) EMC: Parallel-I/O Folie: 39 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Isolierte Ein-/Ausgabe (isolated I/O) Gerade Adressen Ungerade Adressen In der angegebenen Systemkonfiguration können Word- und Bytetransfers unter gerader und Bytetransfers unter ungerader Adresse durchgeführt werden. Beispiele: 1) Word-Transfer mit gerader Adresse: M/IO=L, A0=L, A6=H, /BHE=L IN AX,40H oder:in AX,DX mit[dx]= 0040H 2) Byte-Transfer mit gerader Adresse: M/IO=L, A0=L, A6=H, /BHE=H OUT 40H,AL oder:out DX,AL mit[dx]= 0040H 3) Byte-Transfer mit ungerader Adresse: M/IO=L, A0=H, A6=H, /BHE=L IN AL,41H oder:in AL,DX mit[dx]= 0041H zu 1) A7 A6 A5 A4 A3 A2 A1 A EMC: Parallel-I/O Folie: 40 Prof. Dr.-Ing. Alfred Rozek TFH Berlin EMC45-Parallel-I/O 20

21 SN74LS138 DECODERS/DEMULTIPLEXERS Functional Block- Diagrams and Logic Function Table Quelle: Texas Instruments EMC: Parallel-I/O Folie: 41 Prof. Dr.-Ing. Alfred Rozek Berlin TFH SN74LS138 DECODERS/DEMULTIPLEXERS Symbole (alternative Darstellungen) Schematics der Inputs und Outputs Quelle: Texas Instruments EMC: Parallel-I/O Folie: 42 Prof. Dr.-Ing. Alfred Rozek Berlin TFH EMC45-Parallel-I/O 21

22 SN74LS373, SN74LS374, SN74S373, SN74S374 OCTAL D-TYPE TRANSPARENT LATCHES AND EDGE-TRIGGERED FLIP-FLOPS Function Tables Logic Diagrams (positive logic) Quelle: Texas Instruments EMC: Parallel-I/O Folie: 43 Prof. Dr.-Ing. Alfred Rozek Berlin TFH EMC45-Parallel-I/O 22