Delta-Spezifikation SPC3LV (Mit Referenz auf SPC3)

Transkript

1 (Mit Referenz auf SPC3) 1 Allgemeines Das vorliegende Datenblatt des SPC3LV zeigt die Unterschiede (Deltas) des neuen SPC3LV zu dem bisherigen SPC3 (Hersteller: AMIS). 2 Erläuterungen: SPC3 = Siemens Profibus Controller Version 3. SPC3LV : 3,3Volt-Variante des SPC3 Der SPC3 ist mit dem SPC3LV zu 100% funktionskompatibel. Die Unterschiede betreffen somit ausschließlich das Gehäuse, die elektrische Spezifikation und das Timing. 3 Spezifizierte Werte 3.1 Maximale Grenzwerte: Parameter Bez. Min Max Einh. SPC3LV SPC3 SPC3LV SPC3 Supply Voltage V DD -0,3-0,3 4-4,6 6 V Input Voltage V I -0,3-0,3 VDD+0,3 VDD+0,3 V Input Current I I ma Storage Temperature T Stg C Ambient Temperature TA C Lead Temp. TL C (Soldering, 10 sec) Tabelle 1: Maximale Grenzwerte Delta_Spec_SPC3LV_00.doc 1 Stand

2 3.2 Erlaubte Betriebswerte: Parameter Bez. Min Max Einh. SPC3LV SPC3 SPC3LV SPC3 Supply Voltage V DD 3 4,5 3,6 5,5 V Input High Voltage V IHC 2 0,7 V DD VDD k.a. V Input Low Voltage V ILC 0 k.a. 0,8 0,3 V DD V Schmitt-Trigger (CMOS) Input High Voltage V P / V IHC 1,4 k.a. 2,4 0,8 VDD V Input Low Voltage V n / V ILC 0,8 0,2 V DD 1,6 k.a. V Hysteresis Voltage V h 0,3 1 1,5 k.a. V Schmitt-Trigger (TTL) Input High Voltage V P / V IHC 1,4 k.a. 2,4 2,1 V Input Low Voltage V n / V ILC 0,8 0,7 1,6 k.a. V Hysteresis Voltage V h 0,3 0,4 1,5 k.a. V Tabelle 2: Erlaubte Betriebswerte 3.3 DC-Spezifikation der Padzellen Parameter Bez. Condition Min Max Einh. SPC3 (5Volt Baustein) SPC3 SPC3 Output High Voltage V OH V DD =4,5V V DD -0.5 * k.a. V Output High Voltage V OH V DD =4,5V 3.65 ** k.a. V Output Low Voltage V OL V DD =4,5V k.a. 0,4* V Output Low Voltage V OL V DD =4,5V k.a. 0,55** V SPC3LV (3.3Volt Baustein) SPC3LV SPC3LV Output High Voltage V OH V DD =3.0V 2,4 k.a. V Output Low Voltage V OL V DD =3,0V k.a. 0,4 V * bei Ausgangsbelastung 4mA ** bei Ausgangsbelastung 8mA Tabelle 3: DC-Spezifikation der Padzellen Parameter Bez. Einh. Eingangskapazität CIN 5 pf Ausgangskapazität COUT 5 pf I/O-Kapazität CI/O 5 pf Tabelle 4: Kapazität der Padzellen Parameter Bez. 0Volt Min 3,3Volt Max Einheit Beide Bausteine haben gleiche Werte Eingangsleckstrom I I -1 1 μa Tristate Ausgangsleckstrom I OZ μa Tabelle 5: Die Leckströme der Padzellen Delta_Spec_SPC3LV_00.doc 2 Stand

3 3.4 AC-Spezifikation der Padzellen Signalleitung Treibertyp Einh. kap. Last SPC3LV SPC3 DB(7:0) Tristate 6 8 ma 100pF TXD Tristate 6 8 ma 50pF RTS Tristate 9 8 ma 50pF X/INT Tristate 6 4 ma 50pF XREADY/XDSACK Tristate 6 4 ma 50pF XDATAEXCH Tristate 6 8 ma 50pF CLKOUT2/4 Tristate 6 8 ma 100pF Hinweis: Die Ausgangsleistung der SPC3-Treiber von AMIS gilt unter den in Tabelle 3 genannten Bedingungen. Tabelle 6: AC-Spezifikation der Padzellen Delta_Spec_SPC3LV_00.doc 3 Stand

4 4 Timing-Diagramme, Signallaufzeiten 4.1 Taktversorgung No. Parameter Min Max Unit Takt 48 MHz 1 Clock High Time ns 2 Clock Low Time ns 3 Rise Time 4 ns 4 Fall Time 4 ns Tabelle 7: Eingangstakt TCLH 1 TCLL 2 CLK 2,4V 0,6V 3 4 Abbildung 1: Clock-Timing 4.2 Interrupt Nach dem Quittieren eines Interrrupts mit EOI wird im SPC3 mindestens 1us oder 1ms gewartet, bevor ein neuer Interrupt ausgegeben wird. No. Parameter Min Max Unit 1 Interrupt-Inactive-Time (bei EOI_Timebase = 0) 1 1 µs Interrupt-Inactive-Time (bei EOI_Timebase = 1) 1 1 ms Tabelle 8: Interrupt-Ruhezeit nach EOI X/INT 1 EOI Abbildung 2: Peripheral-Mode, Interrupt EOI-Timing Delta_Spec_SPC3LV_00.doc 4 Stand

5 4.3 Profibus-Interface SPC3LV SPC3 No. Parameter Min Max Min Max Einheit 1 RTS to TXD Setup Time 4T 4T+ T BIT 4T 4T+T BIT 2 RTS to TXD Hold Time 5T 5T T: Taktperiode (48MHz) T BIT : Taktperiode des Übertragunstaktes der Profibusschnittstelle XCTS_RXA = 0! Tabelle 9: Spezifikation der Profibus-Schnittstelle RTS 1 2 TxD Abbildung 3: Transmit-Timing, XCTS konstant log Timing im synchronen Intel-Mode (C32-Mode) SPC3LV SPC3 No. Parameter Min Max Min Max Unit 1 Address to ALE Setuptime 5 10 ns 2 Address (AB 8..15) Holdtime after XRD or XWR 5 5 ns 3 XRD to Data Out (Zugriff auf RAM) 4T + 5 4T + 5 ns XRD to Data Out (Zugriff auf die Register) 4T + 8 4T+ 18 ns (91,3) (101,3) 4 ALE to XRD ns 5 Data Holdtime after XRD ns 6 Data Holdtime after XWR 5 10 ns 7 Data Setuptime to XWR 5 10 ns 8 XRD to ALE ns 10 XRD-Pulse-Width 6T T 10 ns 11 XWR-Pulse-Width 4T 4T ns 12 Address-Holdtime after ALE 5 10 ns 13 ALE-Puls-Width ns 14 XRD, XWR Cycletime 6T T + 30 ns 15 ALE to XWR ns 16 XWR to ALE ns T: Taktperiode (48MHz) Tabelle 10: Timingwerte im synchronen Intel-Mode Delta_Spec_SPC3LV_00.doc 5 Stand

6 13 8 ALE 12 AB(7..0) 1 2 Adressen Data Out Adressen XRD XWR = log.'1' Abbildung 4: Synchroner Intel-Mode, Prozessor-Read-Timing ALE AB(7..0) Adressen Data In Adressen XWR XRD = log.'1' Abbildung 5: Synchroner Intel-Mode, Prozessor-Write-Timing Delta_Spec_SPC3LV_00.doc 6 Stand

7 4.5 Timing im asynchronen Intel-Mode (X86-Mode) SPC3LV SPC3 No. Parameter Min Max Min Max Unit 20 Address-Setuptime to RXD or XWR 0 0 ns 21 XRD to Data valid (Zugriff auf RAM) 4T+5 4T+5 ns (85,5) XRD to Data valid (Zugriff auf die Register) 4T+18 4T+18 ns (91,3) (101,3) 22 Address (AB 10..0) Holdtime after XRD or XWR 0 0 ns 23 XCS Setuptime to XRD or XWR ns 24 XRD-Puls-Width 6T 10 6T 10 ns (115) (115) 25 Data Holdtime after XRD ns 26 Read/Write-Inactive-Time ns 27 XCS Holdtime after XRD or XWR 0 0 ns 28 XRD/XWR to XRDY (Normal Ready) 4T T+ 4 4T + 5 5T + 14 ns 29 XRD/XWR to XRDY (Early Ready) 3T T+ 4 3T + 5 4T + 14 ns 30 XREADY-Holdtime after XRD or XWR ns 31 Data Setuptime to XWR 5 10 ns 32 Data Holdtime after XWR 5 10 ns 33 XWR-Pulse-Width * 4T 4T ns 34 XRD, XWR Cycletime 6T T ns 35 last XRD to XCS 4T T + 10 ns 36 XCS to next XWR 2T T + 10 ns 37 XWR to next XWR (XCS don t care) 6T 6T ns Tabelle 11: Timingwerte im asynchronen Intel-Mode * In der Einstellung Normal Ready werden mindestens 5T benötigt, um Ready zu erhalten. AB(10..0) Data Out XRD XCS 27 XREADY (normal) XREADY (early) XWR = log.'1' Abbildung 6: Asynchroner Intel-Mode, Prozessor-Read-Timing Delta_Spec_SPC3LV_00.doc 7 Stand

8 AB(10..0) Data In XWR XCS XREADY (normal) XREADY (early) XRD = log.'1' Abbildung 7: Asynchroner Intel-Mode, Prozessor-Write-Timing 4.6 Timing im synchronen Motorola-Mode (E_Clock-Mode, z.b. 68HC11) SPC3LV SPC3 No. Parameter Min Max Min Max Unit 40 E_Clock-Pulse-Width 6T T ns 41 Address (AB 10..0) Setuptime to E_Clock ns 42 Address (AB 10..0) Holdtime after E_Clock 5 5 ns 43 E_Clock to Data Active Delay ns 44 E_Clock to Data valid (Zugriff auf RAM) 4T + 5 4T + 5 ns E_Clock to Data valid (Zugriff auf die Register) 4T + 8 4T + 18 ns (91,3) (101,3) 45 Data Holdtime after E_Clock ns 46 R_W Setuptime to E_Clock 5 10 ns 47 R_W Holdtime after E_Clock 5 5 ns 48 XCS Setuptime to E_Clock 0 0 ns 49 XCS Holdtime after E_Clock 0 0 ns 50 Data Setuptime to E_Clock 5 10 ns 51 Data Holdtime after E_Clock 2 10 ns Tabelle 12: Timingwerte für den synchronen Motorola-Mode Delta_Spec_SPC3LV_00.doc 8 Stand

9 40 E_Clock AB(10..0) 43 Data Invalid Data Valid R_W XCS AS = log.'1' Abbildung 8: Synchroner Motorola-Mode, Prozessor-Read-Timing 40 E_Clock AB(10..0) Da ta Va lid R_W XCS AS = log.'1' Abbildung 9: Synchroner Motorola-Mode, Prozessor-Write-Timing Delta_Spec_SPC3LV_00.doc 9 Stand

10 4.7 Timing im asynchronen Motorola-Mode (z.b. 68HC16) Im asynchronen Motorola-Mode verhält sich der SPC3 im Prinzip wie ein Speicher mit einer Ready- Logik, wobei die Zugriffszeiten von der Art der Zugriffe abhängen. Der Request für einen Read-Zugriff auf den SPC3 wird aus der steigenden Flanke des AS-Signals (zusätzlich: XCS = 0, R_W = 1 ) und für einen Write-Zugriff aus der steigenden Flanke des AS- Signals (zusätzlich: XCS = 0, R_W = 0 ) generiert. SPC3LV SPC3 No. Parameter Min Max Min Max Unit 60 Address-Setuptime to AS 0 0 ns 61 AS to Data valid (Zugriff auf RAM) 4T + 5 4T + 5 ns AS to Data valid (Zugriff auf die Register) 4T + 8 (91,3) 4T + 18 (101,3) ns 62 Address (AB 10..0) Holdtime after AS ns 63 R_W Setuptime to AS ns 64 AS-Puls-Width (Read) 6T T 10 ns 65 Data Holdtime after AS ns 66 AS-Inactive-Time ns 67 R_W Holdtime after AS ns 68 XCS Setuptime to AS -5-5 ns 69 XCS Holdtime after AS 0 0 ns 70 AS to XDSACK (Read, Normal Ready) 4T T + 4 4T + 5 5T + 14 ns 71 AS to XDSACK (Read, Early Ready) 3T T + 4 3T + 5 4T + 14 ns 72 XDSACK-Holdtime after AS ns 73 AS Cycletime (Read) 6T T ns 74 Data Setuptime to AS 4 10 ns 75 Data Holdtime after AS 2 10 ns 76 AS-Pulse-Width (Write) * 4T 4T ns 77 last AS (Read) to XCS 4T T + 10 ns 78 XCS to next AS (Write) 2T T + 10 Ns 79 AS to next AS (Write, XCS don t care) 6T 6T ns Tabelle 13: Timingwerte für den asynchronen Motorola-Mode * In der Einstellung Normal Ready werden mindestens 5T benötigt, um Ready zu erhalten. Delta_Spec_SPC3LV_00.doc 10 Stand

11 AB(10..0) Data Out 65 AS R_W XCS 69 XDSACK (normal) XDSACK (early) E_Clock = log.'0' Abbildung 10: Asynchroner Motorola-Mode, Prozessor-Read-Timing Das Ready-Signal XDSACK wird vom SPC3 synchron zum eingespeisten Takt generiert und mit dem Deaktivieren des AS-Signales rückgesetzt. Mit AS = 1 wird der Datenbus in Tristate geschaltet. AB(10..0) Data In AS R_W XCS XDSACK (normal) XDSACK (early) 73 E_Clock = log.'0' Abbildung 11: Asynchroner Motorola-Mode, Prozessor-Write-Timing Delta_Spec_SPC3LV_00.doc 11 Stand

12 5 Mechanische Spezifikation 5.1 PQFP-44 Gehäuse (NEC-Bezeichnung: p44gb-80-ues-11) Abbildung 12: PQFP-44 Gehäuse Hinweis: Bitte beachten Sie den verkleinerten Footprint gegenüber dem Gehäuse der 5V-Version Delta_Spec_SPC3LV_00.doc 12 Stand

13 6 Pinning/IO-Typ SPC3 (5,0V Version) SPC3LV (3,3V Version) alle Pegel LVTTL Pin-Nr.: Signale Typ Typ 1 XCS I (CMOS) IN 2 XWR/E_Clock I (CMOS) IN 3 DIVIDER I (CMOS) IN 4 XRD/R_W I (CMOS) IN 5 CLK I (TTL-Schmitt-Trigger) IN 6 VSS Masse Masse 7 CLKOUT2/4 Out Out 8 XINT/MOT I (CMOS) IN 9 X/INT Out Out 10 AB10 I (CMOSPullDown) IN (PullDown 50k) 11 DB0 I (CMOS) /Out IN /Out 12 DB1 I (CMOS) /Out IN /Out 13 XDATAEXCH Out Out 14 XREADY/XDTACK Out Out 15 DB2 I (CMOS) /Out IN /Out 16 DB3 I (CMOS) /Out IN /Out 17 VSS Masse Masse 18 VDD 5V 3,3V 19 DB4 I (CMOS) /Out IN /Out 20 DB5 I (CMOS) /Out IN /Out 21 DB6 I (CMOS) /Out IN /Out 22 DB7 I (CMOS) /Out IN /Out 23 MODE I (CMOS) IN 24 ALE/AS I (CMOS) IN 25 AB9 I (CMOS) IN 26 TXD Out Out 27 RTS Out Out 28 VSS Masse Masse 29 AB8 I (CMOS) IN 30 RXD I (CMOS) IN (5V tolerant) 31 AB7 I (CMOS) IN 32 AB6 I (CMOS) IN 33 XCTS I (CMOS) IN 34 XTEST0 I (CMOS) IN 35 XTEST1 I (CMOS) IN 36 RESET I (CMOS-Schmitt-Trigger) IN (Schmitt-Trigger) 37 AB4 I (CMOS) IN 38 VSS Masse Masse 39 VDD 5V 3,3V 40 AB3 I (CMOS) IN 41 AB2 I (CMOS) IN 42 AB5 I (CMOS) IN 43 AB1 I (CMOS) IN 44 AB0 I (CMOS) IN Delta_Spec_SPC3LV_00.doc 13 Stand