|
|
|
- Ilse Bauer
- vor 9 Jahren
- Abrufe
Transkript
1
2
3
4
5
6
7
8
9
10 Kapitelübersicht Seminar Leiterplatten Folie KAPITEL 1 Anforderungen an Leiterplatten... 2 KAPITEL 2 Graphische Symbole KAPITEL 3 Leiterplattenklassen KAPITEL 4 Fertigungsablauf (real) KAPITEL 5 Elementare Designregeln KAPITEL 6 Basismaterial KAPITEL 7 Bohren KAPITEL 7.1 AspectRatio KAPITEL 8 ndk-bohrung KAPITEL 9 Standardtoleranz KAPITEL 9.1 Bohren (Toleranzraum) KAPITEL 10 Kontaktieren KAPITEL 11 Leiterbild belichten + ätzen KAPITEL 12 Leiterbilder KAPITEL 13 Oberflächen KAPITEL 14 Verpressen KAPITEL 15 Lötstopdruck KAPITEL 16 Bestückungsdruck KAPITEL 17 Abziehlack KAPITEL 18 Viadruck KAPITEL 19 Carbondruck KAPITEL 20 Konturbearbeitung KAPITEL 21 Nutzfläche KAPITEL 22 Dokumentation KAPITEL 22.1 Herstellerkennung + Fertigungsdatum KAPITEL 23 Verifikation von Leiterplatten KAPITEL 24 Datenausgabe KAPITEL 24.1 m.n-format KAPITEL 25 Datenformat KAPITEL 26 Übliche Designfehler KAPITEL 27 Fazit
11 Seminar Leiterplatten Folie 8-Lagen Multilayer (Querschnitt) AOI-Test... 35,215,250 AOI-Test (Anlagentechnologie) AOI-Test (Kupferlagen) AOI-Test (Leiterbild) AOI-Test (Teststrategie) Abziehlack ,160,161 Abziehlack (Designregel) ,163 Abziehlack (Konstruktion) Abziehlack (Lackbrücke) Anforderungen an Leiterplatten... 4 Anode ,105 Aramid AspectRatio (BlindVia) AspectRatio (BuriedVia) AspectRatio (DK-Bohrung) AspectRatio (Definition) AspectRatio (Tabelle)... 83,84,85 AspectRatio für Bohrungen... 78,81 AspectRatio für Bohrungen berechnen Ätzbare Kupferdicke (Beispiel) Ätzen... 35,111,112,113,120 Ätzen (Außenlagen) Ätzen (Durchlaufanlage) Ätzen (Fehlerbild) Ätzen (FlipChip) Ätzprofil Ätzprozeß Ätzresist... 41,42 Ätzverlust ,117 Aufnahmeposition Außenkontur fräsen BGA (Begriff) Basiseinheit Basiskupfer Basismaterial... 50,51,53,57,58,59,60,62,63,65,66 Basismaterial (Kette und Schuß) Basismaterial (Tabelle) Basismaterial (Zuschnitt)... 30,31 Baugruppe (Festplattenlaufwerk)... 9 Baugruppe (Lampenträger)... 5 Baugruppe (Rasierapparat)... 7 Baugruppe (Rauchmelder)... 8 Baugruppe (Videokamera)... 6 Baugruppenträger Bauteilbohrung... 71,72,73 Befestigungsbohrung... 73,88 Belichten Bemaßung (Kontur) Bemaßung (Schlitze) Bestückungsdruck... 46,153,154,155,157 Bestückungsdruck (Designregel) Bestückungsdruck (Dielektrikum)
12 Bestückungsdruck (Markierungen) Bestückungsdruck (Paßtoleranz) Bestückungsdruck (Schattendruck) Bestückungsdruck (Textgrösse) Bestückungsdruck (Versatz) Bestückungsdruck (auf Lötflächen) Bestückungsdruck (auf Pads) ,253 Bestückungsdruck (automatische Korrektur) Bestückungsnutzen ,199,201 Bestückungsrahmen Bindemittel BlindVia... 69,72,74,82,130 BlindVia (Definition) BlindVia (Paddurchmesser) BlindVia (Regel für Laservias) BlindVia (Schliff) BlindVia (Zielebene) Bohrdurchmesser Bohrdurchmesser (minimal) Bohren Bohrermagazin Bohrerverlauf Bohrklasse... 72,77 Bohrlegende Bohrplan (Dokumentation) ,207,259 Bohrspindel Bohrung... 37,69 Bohrung (Positioniergenauigkeit) Bohrung (Randabstand) ,184 Bohrung (partiell) Bohrungstypen Bohrwendel Bohrwerkzeug... 75,77,96,206,283 Bohrwerkzeugzugabe Bohrwerkzeugzugabe (Regel) Bonden (Leiterbild) BuriedVia... 72,74,82 BuriedVia (Definition) CAD-Postprozeß (Bohrprogramm) CAD-Postprozeß (Datenausgabe) CAD-Postprozeß (Leiterbild) CAD-Viadurchmesser CAM-Bearbeitung... 25,26,204 CTE... 62,63 Carbondruck ,168,169 Carbondruck (Designregel) Carbondruck (Kontaktfläche) Carbondruck (Leiterbahn) Carbondruck (Taster) Carbonpaste Chemisch Nickel-Gold Chemisch Zinn (Schichtdicke) Chemische Oberfläche Chemische Stoffgruppen Core Coverlay
13 D-Code DIL DK-Bohrung (Definition) DK-Kupfer (Begriff) DK-Via (Querschnitt) DRC ,222 DRC (Beispiel) DRC (Hinweis) DRC (Längenausgleich) DRC (Toleranzraum) Data von CAD an CAM Data von CAM an die LP-Produktion Datenausgabe Datenformat ,281 Datenformat (Excellon) ,283 Datenformat (Gerber) ,286 Datenformat (Koordinatenauflösung) Datentransfer Delamination Delamination (Innenlage) Design-Optimierung (Bestückungsdruck auf Pads) Design-Optimierung (Fehler im Postprozess und im DRC) Design-Optimierung (Fehlerhafte Randbegrenzung) Design-Optimierung (Fehlerhafter Viaabstand) Design-Optimierung (Isolationsräume) Design-Optimierung (Komplexe Leiterbahnführung) Design-Optimierung (Leiterbahnführung) Design-Optimierung (Mindestabstand) Design-Optimierung (Rückstromwege) Design-Optimierung (Stromfluß) Design-Optimierung (Stromversorgung) Design-Optimierung (Zuverlässigkeit) Designregel (allgemein) Dielektrikum Dokumentation ,203,204,208,211 Draw Drilled Via Durchkontaktierung... 74,82 Durchschlagsfestigkeit... 62,63 ENIG ,132 Electrical Clearance Elektronische Prüfung ,228,229,230,231,232,234,235,236,237 Elektronische Prüfung ,239 Elektronische Prüfung (Fehler Längenausgleich) Elektronische Prüfung (HF) Elektronische Prüfung (Kurzschluss) Elektronische Prüfung (NDK-Bohrung) Elektronische Prüfung (Netzendpunkte) Elektronische Prüfung (nicht prüfbare Strukturen) ,250,252 Elementare Designregeln Enddicke Enddurchmesser... 79,80,96,98,206 Endoberfläche Endoberfläche (Benetzungsfehler) Endoberfläche (Tabelle) Entwärmung
14 Epsilon-R... 53,62,63 Excellon ,284 Excellon (Drill-File) Excellon (Filesyntax) FED FR4 (ISOLA Duraver 104ML) FR4 (Innenlagen-Laminat) FR4 (Laminat (Tabelle)) FR4 (Laminat) FR4 (Material)... 54,65,66 FR4 (NanYa NP-15FR) FR4 Laminat Fazit (Interaktionen) Fazit (Kompetenz + Ausbildung) Fazit (Zusammenfassung) Fertigungsablauf Leiterplatte... 24,27,28,29 Fertigungsdatum ,211 Fibrillen Fiducial File-Format Film (Fotoplott) Fingertester ,230 Finish Flammbarkeitsklasse... 62,63 Flash Flexible Leiterplatte... 21,141 Flexverbinder Flying Prober ,229,230,231 Flying Prober (Kontaktflächen) Fotolaminat... 32,33,40,114 Fotolaminat (Fehlerbild) Fotolaminat (Haftung) Fotoplott... 32,39 Fotoresist... 33,34,40,113 Fototool Fotowerkzeug ,288 Fräsen (Designregel) ,177,178 Fräsen (Falz) Fräsen (Haltestege) Fräsen (Höhentoleranz) Fräsen (Kontur) Fräsen (Niveau) ,182,183 Fräsen (Paßtoleranz) Fräsen (Steckkontakte) Fräsen (Stegabstand) Fräskontur Fräskontur in Massefläche Frässpindel Frässteg (Randabstand) Frässteg (perforiert) Fräswerkzeug ,174 Füllstoff Galvanisch Gold Galvanoautomat Galvanogestell ,105 Gefügeverbund
15 Generelle Toleranz Gerber Gerber (Aperture) Gerber (Blende) Gerber (D-Code) ,288 Gerber (Draws) Gerber (Extended (RS-274X)) Gerber (Filesyntax) Gerber (Format) Gerber (Füllblende) Gerber (Grundstruktur) Gerber (Koordinaten) Gerber (Leiterbild) ,287 Gerber (M.N-Format) Gerber (Regel) Gerber (Steuerfunktion D0-D9) Gerber (Verbindungsliste) Gerberfile (Beispiel ,290 Gesamttoleranz Gewebefaden Gewebeknoten Glasgewebe Graphische Symbole... 15,16 HAL... 47,130 HAL (Querschnitt) HDI HDI-Leiterplatte Haftfestigkeit... 62,63 Halbbohrung... 73,175 Haltestege Handlayout Hartgold Hartmetallbohrer Herstellerkennung ,211 Herstellerlogo (Regel) Herstellungsdatum (Regel) Hot-Air-Leveling Hülsenkupferdicke ,109 Hülsenkupferdicke (Regel) IPC-D IPC-D ,225 IPC-Richtlinie IST-Coupon IST-Coupon (Gerberdaten) IST-Coupon (Schliffergebnis) IST-Test Immersion Tin Impedanz (Coupon) ,246 Impedanz (Couponfläche) Impedanz (Coupongeometrie) Impedanz (Reduzierung der Nutzfläche) Impedanz (Treppencoupon) Impedanzberechnung (Schliffbildanalyse) Impedanzmessung ,241,244 Impedanzmessung (Adaptierung) Impedanzmessung (Meßprotokoll)
16 Innenkontur fräsen Innenlage (Fehlerbild) Innenlage (ätzen)... 34,35 Innenlage (laminiert)... 32,40,113 Innenlagendicke Innenlagenkern Interconnect-Stress-Test Interpolation (Beispiel) Interposer Jumpritzen Justagebohrung Kantenmetallisierung Kapillareffekt Kathode ,105 Kavität Keramikmaterial Kerbrad Kerbung Kettenmaß (Regel) Klebkraft Kondensat Kontaktfläche Kontaktfläche (Fingertester) Kontaktierbare Bohrtiefe... 80,81 Kontaktieren... 38,71,72,101,102,103,104,105,106,107,108,109,110 Kontaktieren (NFPR) Kontaktierungsoptionen Kontur (Fräsen) ,173,174,192 Kontur (Nut zur Steckerjustierung) Kontur (Ritzen) ,185 Kontur (Ritzen, Paßtoleranz) Kontur (Starrflex) Kontur fräsen (Flex) Kontur fräsen (Starrflex) Konturabstand Konturbearbeitung Konturbemaßung Konturlinie und Randbegrenzung Konturvermessung ,260,263 Koordinatenbasis Koordinateneinheit Koordinateninformation Kühlung Kupferbad ,105 Kupferblech Kupferdicke... 61,118 Kupferdicke (Schliffbild 210ym) Kupferfolie Kupfergesamtdicke LDI (Laser Direct Imaging) LP-Prüfung (zerstörungsfrei) Lagenaufbau (4-Lagen-Multilayer) Lagenaufbau (Dokumentation der Impedanz) Lagenreihenfolge prüfen Lagenversatz Laminieren... 40
17 Laser Direct Imaging Laserablation Lasern (Freistellungen) Lasern (Starrflex) Lasern (Substratdicke) Lasern (Toleranz) Laservia Layoutfehler Layoutklasse Layoutstrategie Leiterbahnquerschnitt ,119,120 Leiterbild Leiterbild (CPU-Board) Leiterbild (Oberfläche) Leiterbild (Oberseite) Leiterbild (Unterseite) Leiterbild ätzen ,114,116,117 Leiterbild belichten... 33,111 Leiterbilder ,123,124,126 Leiterbildfilm Leiterbildstruktur ,123 Leiterbildvektoren ,223,224 Leiterplattenbezeichnung Leiterplattenidentifikation ,212 Leiterplattenklasse... 18,19 Leiterplattenkontur ,258,260 Leiterplattenoberfläche Liefernutzen ,201 Liefernutzen (Starrflex) Lochdurchmesser... 80,81 Lötstopdruck Lötstoplack... 45,131,143 Lötstoplack (DRC) Lötstoplack (Designregel) ,147 Lötstoplack (Randabstand) Lötstoplack (Standardfarben) Lötstoplack (Steckerleiste) Lötstoplack (Stegbreite) Lötstoplack (Technische Eigenschaften) Lötstoplack (Viaabdeckung) Lötstoplack (Viafreistellung) Lötstoplack entwickeln Lötstoplack fehlt auf VIP Lötstoplack fotosensitiv Lötstoplack prozessieren Lötstoplack strukturieren Lötstoplack über Vias Lötstoplackgeometrie bei Pitch 0.635mm Lötstoplackgeometrie bei Pitch 1.27mm Lötstoplackresist Lötstoplackreste im Via Lötstoplacksteg ,151 Lötstoplacksteg fehlt Lötstopmaske (ndk)... 89,91 M.N-Format ,275,282 M.N-Format (Beispiel) ,277,280
18 M.N-Format (Deckungsgleichheit) M.N-Format (Definition) M.N-Format (Interpolation) M.N-Format (Kommastelle) M.N-Format (Limit) M.N-Format (Regel) ,280 MFT MFT-Leiterplatte Materialausgabe... 30,31 Materialhärte Mechanische Spezifikation Meßmikroskopie Metallresist... 41,42,43,113 Metallresist strippen Microvia Mindestabstand (Regel) Mindestbreite (Regel) Montagebohrung... 71,72 Multilayer (Kontaktieren) Multilayer (Querschnitt) Multilayer (Schliff) Multilayer (Temporär) Multilayer bohren NDK-Bohrung... 87,88,89,90,91 NDK-Bohrung (Beispiel) NDK-Bohrung in Masseflächen NDK-Padstack (Regel) NDK-Paßbohrung Nadelabdruck Nadeladapter ,235,236,238 Nadeladapter (SMD-IC) Nadeladapter (Testnadel) Netzendpunkt ,239 Netzliste Nickel Niveaufräsung Niveaumetallisierung (Beispiel) Non Functional Pads Removing (NFPR) Nullreferenz (Definition) Nutzenanordnung Nutzengestaltung Nutzengröße Nutzenpanel Nutzenrahmen Nutzensteg ,195,196 Nutzensteg (Plazierung) Nutzensteg (Ritzen) Nutzfläche ,194,195,264 Oberfläche ,129,135 Oberfläche (Chemisch Gold) Oberfläche (Chemisch Zinn) Oberfläche (Galvanisch Gold) Oberfläche (HAL)... 47,130 Oberfläche (Hartgold) Oberfläche (Kupferdicke, Regel) Oberflächentyp
19 PC-Stecker Pad (Anriß) Paddurchmesser (minimal, Regel) Panel Paßmarke... 26,198 Paßtoleranz Perforieren (Bohrungen) Perforieren (Designregel) ,192 Perforieren (Kontur) ,191,192 Polyimidfolie (Einreißschutz) Positioniertoleranz Powerplane (Stromversorgung) Powerplane (ndk) Prepreg (HF-Prepreg) Prepreg (NF-Prepreg) Prepreg Prepreg ,56 Prepreg Prepreg ,56 Prepreg Prepreg ,55,56 Preßdruck Multilayer Preßprofil Preßtemperatur Produktionsnutzen... 26,194,198,199 Produktionspanel Produktionsrahmen Produktionszuschnitt ,105,194,196 Produktionszuschnitt (Regel) Produktionszuschnitt fräsen Querschnittsgeometrie Querschnittsreduzierung (Regel) RS-274X Referenzbemaßung Registrieren Registriertoleranz Restring... 99,125 Restring (minimal, Regel) Ritzen (Designregel) ,187 Ritzen (Jumpritzen) Ritzen (Kontur) ,186,191 Ritzen (Nutzensteg) Ritzen (Stegdicke) Ritzen (Strukturabstand) Ritzen (Toleranz) Ritzkontur Ritzlinie ,187 Ritznutzen Ritzplan Ritzwinkel RoHs-Oberfläche Röntgenanalyse (Bonds) Röntgenbild (Leiterplatte) Routing-Strategie... 12,13 Rückätzung ,116,117 SMD-Baugruppe... 12,13
20 STD-Leiterplatte Scannerbereich Schichtaufbau Schichtdicken Schliff (Eingebettet) Schliff (Vermessung) Schliffanalyse Schliffbild (6-Lagen-Multilayer) Servicebohrung Servicerahmen ,196 Sicherheitsabstand Sicherheitsabstand (Definition) Sicherheitsabstand (Hinweis) Sicherheitsabstand (minimal) Siebdruck Siebdruck (Abziehlack) Siebdruck (Bestückungsdruck) Siebdruck (Carbondruck) Siebdruck (Fehldruck) Siebdruck (Lötstoplack) Siebdruck (Viadruck) Snowman Sollbruchbohrung Sollbruchstelle... 73,192 Sondermaterial Stahlwerkzeug Standardfarben (Lötstoplack) Standardtoleranz Standardtoleranz (FR4) Starre Leiterplatten Starrflexible Leiterplatten Steckerleiste anfasen Steckervergoldung Strippen Stromtragfähigkeit ,182 Subtraktive Leiterbildstrukturierung Subtraktiver Prozeß THD-Lötfläche THD-Pad THT-Baugruppe Td-Wert Teardrops Temporärer Multilayer Testcoupon Testcoupons nach IPC (D,H) Testcoupons nach IPC (N,weitere) Testcoupons nach IPC (allgemein) Testpattern Textur (Leiterplattenoberfläche) Tg-Wert... 53,56,62,63,64 Time Domain Reflectrometry Time to Decomposition (Td) Toleranz Toleranzraum... 95,97 Toleranzraum (Definition)... 96,98 Tool ,283
21 Tool-Liste Tool-Liste (Regel) Trenntechnologie Trennwerkzeug Treppencoupon UFT UV-Belichtung Übliche Designfehler Vakuumpresse Vektorketten Vektorsegmente Verbindungsliste ,222,223,224,225 Verbindungsliste (Gerberformat) Verbindungstechnologie ,129 Verdrehschutz Verifikation von Leiterplatten ,214 Vermessung (automatisch) Verpressen ,137 Verpressen (Multilayer) Verstärkung Via (Defekt) Via (Hülsenrückstände) Via (Querschnitt)... 79,109,130 Viabohrung Viadruck ,165,166 Viadruck (Designregel) Viafiller Vormetallisierung Vortrennung ,201 Wellenlöten Werkzeugmagazin Widerstand einpressen Z-Achsen-Ausdehnung ZIF-Stecker ,141 Zinn strippen Zinnresist... 41,42 Zuschnitt... 30,31,194,195,199 Zuschnittmaß
LeiterplattenAkademie Kapitelübersicht Seminar Leiterplatten 2 KAPITEL 1 Anforderungen an Multilayersysteme... 2 KAPITEL 2 Beispiele für Leiterplatten- und Multilayersysteme 8 KAPITEL 3 Graphische Symbole...
LeiterplattenAkademie Kapitelübersicht Seminar Leiterplatten 11 KAPITEL 1 Graphische Symbole... 5 KAPITEL 2 Konzeption eines Multilayers... 8 KAPITEL 3 Basismaterial... 20 KAPITEL 4 Prozessierbare Kupferdicken...
Leiterplatten 6 Hochschulseminar
Agenda Montag, 8. September 2014 1. Abschnitt Eine kurze Einführung in die historische Entwicklung der Designstrategie, sowie der Leiterplatten- und Baugruppentechnologie. Information zu den vorliegenden
Leiterplatten 1. Arnold Wiemers. LeiterplattenAkademie. Seminar
LeiterplattenAkademie Arnold Wiemers Seminar Leiterplatten 1 drc2 Eine Einführung in die aktuellen Produktionstechnologien mit Berücksichtigung der elementaren Designregeln für CAD und CAM Wer wird mit
Steg Dicke. Kupfer. a) Pad : ØIsolation ØPad + 0.6mm ØPad ØBohrung + 0.4mm b) Bohrung : ØIsolation ØBohrung + 0.6mm. Ø Pad
1.0 Anwendung Powerplanes sorgen für die Stromversorgung der Schaltung auf der Leiterplatte. Wegen der großen Metallfläche wirken Powerplanes zudem als Wärmeableiter und als Abschirmung. Powerplanes können
Multilayersysteme. Voraussetzung für die schnelle Verarbeitung hoher Datenraten. Arnold Wiemers
Multilayersysteme Voraussetzung für die schnelle Verarbeitung hoher Datenraten Arnold Wiemers Bayern Innovativ 25.01.2005 Arnold Wiemers Multilayersysteme 1 Die Kommunikationsart verändert sich über Text
Technologische Informationen bezüglich Leiterplatten von der Firma Basista Leiterplatten
Technologische Informationen bezüglich Leiterplatten von der Firma Basista Leiterplatten I. Einleitung...2 II. Datenformat....2 2.1. Allgemeine Anmerkungen...3 2.2. Methoden der Dokumentenzustellung an
LEITERPLATTEN- HERSTELLUNG
LEITERPLATTEN- HERSTELLUNG Gars, 25.05.2009 Johann Hackl Anwendungsentwicklung Häusermann GmbH I A-3571 Gars am Kamp I Zitternberg 100 I Tel.: +43 (2985) 2141 0 I Fax: +43 (2985) 2141 444 I E-Mail: [email protected]
Technologie Starre Leiterplatten Rev. 2.0 27.06.2013 - Für den aktuellsten Stand besuchen Sie bitte www.leiton.de
Auswahloptionen und Eigenschaften Onlinekalkulation auf explizite Anfrage Mengen 1 Stück bis 2,5m² Gesamtfläche ab 1 Stück Lagenanzahl 1 bis 8 Lagen bis 18 Lagen Materialdicke (1- und 2-lagig) Materialdicke
Designer-Tag. 15. Juni 2010 Würzburg. Arnold Wiemers. LA - LeiterplattenAkademie GmbH. Anforderungen an das Design von Leiterbildstrukturen 85µm
Designer-Tag 15. Juni 2010 Würzburg Arnold Wiemers LA - LeiterplattenAkademie GmbH Anforderungen an das Design von Leiterbildstrukturen 85 Ergebnisse aus dem Projekt tan α1 ISW / Arnold Wiemers In Zusammenarbeit
LeiterplattenAkademie
LeiterplattenAkademie Arnold Wiemers Seminar Leiterplatten 5... CAM Inspektion & Analyse D23* X29800Y60290D3* X26050Y12290D2* X24050Y60290D3* X19550Y60290D2* X15800Y10040D1* X18760Y10040D1* X18760Y11060D1*
UTM. UTM steht als Kurzbegriff für Ultra-Thin-Multilayerboards
UTM UTM steht als Kurzbegriff für Ultra-Thin-Multilayerboards Als UTM werden Multilayer-Bautypen klassifiziert, wenn deren Innenlagen ausschließlich aus Laminaten mit 50µm Materialdicke (oder weniger)
UNTERNEHMEN. Forschungsschwerpunkt Technologien der Mikroperipherik 1
UNTERNEHMEN 1 CONday Hochfrequenz-Technologie Berlin, 13. Mai 2014 Höchste Datenraten und Frequenzen: Herausforderungen an das PCB-Design Referenten: Uwe Maaß/Christian Ranzinger 2 Herzlich Willkommen
Bohrungen. Publikationen
Einleitung 1. Montagebohrungen Ulrich Wagner / Arnold Wiemers Die Leiterplattentechnik ist bedingtermaßen eng mit der Chiptechnologie verbunden. Die Entwicklung der Leiterplatte ist deshalb genauso rasant
21. Kapitel / Arnold Wiemers
21. Kapitel / Arnold Wiemers 10 Klassische Irrtümer aus dem Bereich der Leiterplattentechnologie Mechanik versus Elektronik / Tausche ALT gegen NEU Die Welt ist im Wandel..und die Leiterplatte ist die
LeiterplattenAkademie. Leiterplatten 50...Basismaterial. Arnold Wiemers. Seminar und Tutorial
Arnold Wiemers Seminar und Tutorial Leiterplatten 50...Basismaterial Eigenschaften von Basismaterialien für die Produktion von starren, flexiblen und starrflexiblen Leiterplatten Wer wird mit dem Seminar
Leiterplattenhandbuch
Leiterplattenhandbuch head electronic GmbH Seestraße 11 83209 Prien am Chiemsee, Deutschland Telefon: +49 8051 6404512 Telefax: +49 8051 6404513 E-Mail: [email protected] Internet: www.head-electronic.de
Leiterplattenpraxis. Beispiele Layout und Produzierfähigkeit
Leiterplattenpraxis Beispiele Layout und Produzierfähigkeit 22.11.2016 1 Agenda 1. Informationsübergabe 1.1 Dokumentation/Spezifikation 1.2 Beispiel Vollständigkeit 1.3 Beispiel Verständlichkeit 1.4 Datenformat
Insulated Metal Substrate (IMS) im Porträt. www.we-online.de/waermemanagement Seite 1
Webinar am 2. Februar 2016 Referent: Bert Heinz www.we-online.de/waermemanagement Seite 1 03.02.2016 2. Februar 2016 I 09.30 Uhr Insulated Metal Substrate (IMS) im Porträt Motorsteuerung, Stromumwandlung
Fertigungsgerechtes Design und Fertigungsgerechte Daten aus der Sicht des Leiterplatten-Herstellers
Fertigungsgerechtes Design und Fertigungsgerechte Daten aus der Sicht des Leiterplatten-Herstellers Copyright (C) 2000 by: L. Zitzmann GmbH und die EDA-EXPERTEN Alle Rechte vorbehalten! Nachdruck oder
Technologietag. Spezielle Leiterplatten-Technologien 23.04.09
Technologietag Spezielle Leiterplatten-Technologien 1 Was kommt alles aus der Schweiz? Schokolade Uhren 2 und natürlich 3 Leiterplatten!!! 4 Willkommen in der Welt der Hoch-Technologie-Leiterplatten 5
Fertigungsgerechtes Design dfm
Fertigungsgerechtes Design dfm Teil A -Leiterplatte Fehler und Unklarheiten minimieren - Kosten reduzieren - Termine einhalten Regionalgruppe Düsseldorf zu Gast bei Ruwel 03.12.2015 Hanno Platz, Firma
Seminar Leiterplatten 3...HighSpeedLeiterplatten
LeiterplattenAkademie Arnold Wiemers Seminar Leiterplatten 3...HighSpeedLeiterplatten Technisch-physikalische Eigenschaften von Multilayersystemen mit hohen Ansprüchen an eine zuverlässige Signal- und
Webinar 2013: Verbesserte Signalintegrität durch impedanzangepasste Leiterplatten
Webinar 2013: Verbesserte Signalintegrität durch impedanzangepasste Leiterplatten Würth Elektronik Circuit Board Technology www.we-online.de Seite 1 01.10.2013 Agenda S Impedanz und Leiterplatte I Materialaspekte/
5. Kapitel / Arnold Wiemers
5. Kapitel / Arnold Wiemers Der Kontakt bestimmt das Sein Die Metallisierung von Bohrungen beeinflußt den Multilayeraufbau Kontakt ist alles Im Prinzip sind Bohrungen ein Störfaktor für jede elektronische
Mikrofeinstleitertechnik
Technologie - Grenzen - Einflüße Arnold Wiemers Der Blick auf die Veränderung der Leiterbahnstrukturen in den letzten Jahren hinterläßt zuerst einen recht unspektakulären Eindruck. Die Leiterplatte folgt
Jenaer Leiterplatten GmbH. Darstellung der Technologie zur Herstellung von LP mit erhöhten Anforderungen. www.jlp.de Seite 1
Jenaer Leiterplatten GmbH Darstellung der Technologie zur Herstellung von LP mit erhöhten Anforderungen www.jlp.de Seite 1 Vorwort Die zunehmende Dichte von elektronischen Bauteilen und die damit einhergehende
Leiterplatten Pool-Service
Leiterplatten Pool-Service Sehr geehrte Kunden, bitte prüfen Sie vor Zusendung Ihrer Gerber-und Bohrdaten dass Ihre Daten den Richtlinien der Spezifikation im Pool entsprechen!!! Material und Startkupferstärken
Die Basis Ihrer Technologie
Die Basis Ihrer Technologie Kompetenz und höchste Qualität aus einer Hand Schon seit 1995 ist EPC-ELREHA GmbH in Mannheim ansässig. Unser Unternehmen hat sich von Anfang an schnell als kundenorientierter,
Technologie Starre Leiterplatten Rev Für den aktuellsten Stand besuchen Sie bitte
Auswahloptionen und Eigenschaften Onlinekalkulation auf explizite Anfrage ab 1 Stück bis Serie in Mengen 1 Stück bis 2,5m² Gesamtfläche Rahmenaufträgen Lagenanzahl 1 bis 14 Lagen bis 24 Lagen Materialdicke
Im Onlineshop wird FR4 Material mit einem TG135 verwendet.
Material Im Onlineshop wird FR4 Material mit einem TG135 verwendet. Leiterplatten bestehen aus einem elektrisch nicht leitenden Trägermaterial, auf dem ein oder zwei Kupferlagen auflaminiert sind. Das
GERBER. Helmut Mendritzki / Arnold Wiemers. LeiterplattenAkademie. Tagesseminar oder 2-tägiges Seminar mit Workshop
LeiterplattenAkademie Helmut Mendritzki / Arnold Wiemers Tagesseminar oder 2-tägiges Seminar mit Workshop GERBER 3 Inspektion Analyse Dokumentation Editor D23* X29800Y60290D3* X26050Y12290D2* X24050Y60290D3*
Webinar HDI Microvia Technologie - Kostenaspekte
Webinar HDI Microvia Technologie - Kostenaspekte www.we-online.de HDI - Kostenaspekte Seite 1 01.07.2014 Agenda - Webinar HDI Microvia Technologie Kostenaspekte Gründe für den Einsatz von HDI Technologie
EMS Anforderungen Für die optimale Planung und Fertigung von elektronischen Baugruppen
EMS Anforderungen Für die optimale Planung und Fertigung von elektronischen Baugruppen AUTRONIC Steuer und Regeltechnik GmbH Siemensstraße 17 D 74343 Sachsenheim Phone: +49(0)7147/24 0 Fax: +49(0)7147/24
CONday Hochfrequenz-Technologie
CONday Hochfrequenz-Technologie Berlin, 13. Mai 2014 Einfluss von Prozess- und Materialtoleranzen auf das Hochfrequenz - PCB-Design Referenten: Christian Tschoban/Christian Ranzinger 1 Einfluss Ätztechnologie
Seminar Leiterplatten 2...Multilayersysteme
Arnold Wiemers Seminar Leiterplatten 2...Multilayersysteme Erfolgreiche Strategien und praktische Lösungen für den Aufbau von ein- und doppelseitigen Leiterplatten sowie einfachen und komplexen Multilayern
Die Bedingungen der richtigen Vorbereitung von Leiterplattenprojekten zur Herstellung
Die Bedingungen der richtigen Vorbereitung von Leiterplattenprojekten zur Herstellung 1. Einleitung 2. Datenformat 2.1. Allgemeine Bemerkungen 2.2. Methode der Einreichung der Dokumentation 3. Mechanische
Flexible und starr-flexible Schaltungen
Flexible und starr-flexible Schaltungen Empfehlungen für head electronic GmbH Seestraße 11 83209 Prien am Chiemsee, Deutschland Telefon: +49 8051 6404512 Telefax: +49 8051 6404513 E-Mail: [email protected]
IPC Teil: 4. Basis Material für HDI. Eine grosse Auswahl
IPC Teil: 4 Basis Material für HDI Eine grosse Auswahl IPC-9691 IPC-4562A IPC-4563 IPC-4121 IPC-4104 IPC-4101C? FR4 FR4 High Tg FR4 BFR Free FR4 IL DATA from CAM IPC Standards for HDI Base Material Standards.
Herstellung einer Multilayer Leiterplatte kurz und bündig erklärt
Herstellung einer Multilayer Leiterplatte kurz und bündig erklärt Albert Schweitzer Fine Line Gesellschaft für Leiterplattentechnik mbh Itterpark 4, D-40724 Copyright Fine Line 07.10.2016 Vers. 1.0 Allgemeines
Basisline Level 1 Leiterplattenherstellung mit mechanischer Durchkontaktierung
FERTIGUNGSLINIEN Seite 2 / 12 Basisline Level 1 Leiterplattenherstellung mit mechanischer Durchkontaktierung Original Bungard positiv fotobeschichtete Platten CNC-Bohren und Fräsen (BUNGARD CCD/2) Vakuum
Ihr Durchblick bei Flex / Starrflex / FR4Semiflex
Ihr Durchblick bei Flex / Starrflex / FR4Semiflex Starrflex Design Guide, Teil 1 Betrachtung des Gesamtsystems Projektcheckliste für Systemanforderungen Einführung in die Technologien Beispiele zu jeder
WEdirekt Design Guide für Leiterplatten des Online-Shops
DESIGN GUIDE 10/16 WEdirekt Design Guide für Leiterplatten des Online-Shops MORE TECHNOLOGY THAN YOU EXPECT Leiterbild Lötstopplack und Servicedruck Außenlagen Lötstoppmaske Lötstoppmaske Freistellung
Rainer Taube Seminar bgt1 Baugruppentechnologie Strategien und Verfahren für die Fertigung von zuverlässigen elektronischen Baugruppen
Rainer Taube Seminar bgt1 Baugruppentechnologie Strategien und Verfahren für die Fertigung von zuverlässigen elektronischen Baugruppen F Qualität Kompetenz Zuverlässigkeit Wer wird mit dem "bgt1"-seminar
Webinar: HDI 2 HDI in Perfektion Optimaler Einsatz der HDI Technologie Würth Elektronik Circuit Board Technology
Webinar: HDI 2 HDI in Perfektion Optimaler Einsatz der HDI Technologie Würth Elektronik Circuit Board Technology www.we-online.de Seite 1 04.09.2013 Agenda Zusammenfassung Webinar HDI 1 Entflechtung BGA
Datenformate: Gerber
Zusammenfassung Arnold Wiemers Die FED/VdL-Projektgruppe Design hat 14 Fragen offengelegt, mit denen die Kompetenz eines Datenformates klassifiziert werden soll. Die Fragen sind im Konferenzband zur FED-Jahreskonferenz
Die Eigenschaften von Basismaterialien für elektronische Baugruppen
Was unsere Welt zusammenhält Die Eigenschaften von Basismaterialien für elektronische Baugruppen Was ist "Basismaterial"? Die einzelnen Bestandteile eines typischen Basismaterials sind: Klebstoff, Trägermaterial
2. Kapitel / Arnold Wiemers
2. Kapitel / Arnold Wiemers Wenn das Einfache schwierig wird Die Prozessierbarkeit von SMD-Bauformen kleiner/gleich 0402 Wie groß ist "klein"? Früher konnte man die kleinsten SMD-Bauformen sehen und staunen.
LeiterplattenAkademie. Leiterplatten 46 Grundlagen der Leiterplattentechnik. Arnold Wiemers. Seminar und Tutorial
Arnold Wiemers Seminar und Tutorial Leiterplatten 46 Grundlagen der Leiterplattentechnik Eine umfassende Einführung in die Leiterplattentechnologie mit Querverweisen zum CAD-Design und zur Baugruppenfertigung.
Professionelle Beschaffung von Leiterplatten. Professionelle Beschaffung von Leiterplatten
15. FED-Konferenz, Elektronik-Design - Leiterplatten - Baugruppen 2007 Bremen 13. bis15. September 2007 Seminar 5 Professionelle Beschaffung von Leiterplatten Dipl. Ing. Lothar Oberender Tel.: +49/30-404
LeiterplattenAkademie
Arnold Wiemers Seminar und Tutorial Leiterplatten 11...Konstruktion von Multilayern Allgemeine und spezielle Regeln für die Berechnung und die Konstruktion von starren und starrflexiblen Multilayern. Tutorial
12. Kapitel / Arnold Wiemers, Rainer Taube
12. Kapitel / Arnold Wiemers, Rainer Taube Oberflächen von Leiterplatten Ohne Chemie gibt s keine Elektronik Bitte wählen Sie Das eigentliche elektrisch leitende Metall auf der Oberfläche von Leiterplatten
Produktionstechnologien + Herstellbarkeit von HDI Leiterplatten mit Mehrfach-Microvialagen
High Density Interconnect Produktionstechnologien + Herstellbarkeit von HDI Leiterplatten mit Mehrfach-Microvialagen Der nachfolgende Beitrag wurde grösstenteils im Rahmen des vom BMBF geförderten Verbundprojekts
Qualifikation und Leistungsspezifikation für flexible Leiterplatten
DE Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung e. V. FED e. V. - Ihr Fachverband für Design, Leiterplattenund Elektronikfertigung Alte Jakobstraße 85/86 10179 Berlin http://www.fed.de
Design-Richtlinie für flexible Leiterplatten
DE Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung e. V. FED e. V. - Ihr Fachverband für Design, Leiterplattenund Elektronikfertigung Alte Jakobstraße 85/86 10179 Berlin http://www.fed.de
Werknorm Leiterplatten
Leiterplatten - LPP - Diese Norm ist Eigentum der! im folgenden "LPP" genannt Sie darf nur mit schriftlicher Einwilligung der LPP kopiert werden! Ersteller: FoR/Q Ausgabe: 01/16, Sandwiesenstraße 3, 72793
Arnold Wiemers. Aspekte der Leiterplatten- und Baugruppenproduktion
Arnold Wiemers Aspekte der Leiterplatten- und Baugruppenproduktion LeiterplattenAkademie 1 Arnold Wiemers Revisionsstand 16.04.2015 Der Anfang von Allem 2 Die Anforderungen ISW/A.Wiemers Kaiserstraße 1-3
Leiterplatten 72...Konstruktion und Analyse von CAD-Layouts und Leiterplatten
Arnold Wiemers Hochschulseminar Leiterplatten 72...Konstruktion und Analyse von CAD-Layouts und Leiterplatten Allgemeine und spezielle Regeln für die Konstruktion von CAD-Layouts. Hintergründe und Vorgaben
LeiterplattenAkademie. Arnold Wiemers. Seminar Leiterplatten 4. Explizite und detaillierte Berechnungsmodelle für CAD, CAM und Leiterplattentechnik
LeiterplattenAkademie Arnold Wiemers Seminar Leiterplatten 4 tan 1 Explizite und detaillierte Berechnungsmodelle für CAD, CAM und Leiterplattentechnik Wer wird mit dem Seminar "Leiterplatten 4 tan " angesprochen?
Schoeller-Electronics GmbH Tel: +49(0) 64 23 81-0 Marburger Straße 65 Fax: +49(0) 64 23 26-11 35083 Wetter [email protected]
Marburger Straße 65 Fax: +49(0) 64 23 26-11 35083 Wetter [email protected] Was ist eine Polyflex-Schaltung? Polyflex ist eine, nach Art und Herstellungsverfahren einlagige flexible Schaltung, bei der die
Prozeße, Möglichkeiten und Strategien für komplexere Baugruppen. Das Pluggen von Leiterplatten
Prozeße, Möglichkeiten und Strategien für komplexere Baugruppen Das Pluggen von Leiterplatten von Kurt Schrader und Arnold Wiemers Vorwort (Folie 1) Folie 1 Das CAD-Layout eines SMD-Fine-Pitch-Bausteines
Technologie Flexible Leiterplatten Rev Für den aktuellsten Stand besuchen Sie bitte
Auswahloptionen und Eigenschaften Onlinekalkulation auf explizite Anfrage Mengen 1 Stück bis 1m² Gesamtfläche ab 1 Stück Lagenanzahl 1 bis 2 Lagen bis 6 Lagen Materialdicke 0,05mm bis 0,25mm 0,06mm* bis
HDI Leiterplatten. Publikationen
Stand der Technik im Hause ILFA Oliver Bürkle Der Parameterkatalog bildet das Gerüst im Hintergrund für die vorliegende Betrachtung des Gerberformates. Schaltungen die aus mind. 3 Lagen und mit mind. einer
Kostenfaktoren bei der Herstellung von Leiterplatten. Vortrag. Albert Schweitzer FINELINE Switzerland 25.05.2016 Vers. 1.1
Kostenfaktoren bei der Herstellung von Leiterplatten Vortrag Albert Schweitzer FINELINE Switzerland 25.05.2016 Vers. 1.1 Inhaltsangabe Inhalt Allgemeines Herstellung einer Multilayer Leiterplatte Schritt
Mathematische Modelle für die Berechnung von Routing Constraints für das CAD-Layout von FPGA-Komponenten
Arnold Wiemers Elektronik Praxis 11.-13. Juli 2017 in München Mathematische Modelle für die Berechnung von Routing Constraints für das CAD-Layout von FPGA-Komponenten LeiterplattenAkademie Stand 06.07.2017
Webinar: HDI Design Empfehlungen HDI Design Guide. Würth Elektronik Circuit Board Technology
Webinar: HDI Design Empfehlungen HDI Design Guide Würth Elektronik Circuit Board Technology www.we-online.de Seite 1 02.07.2013 Agenda Nomenklatur und Begriffe Warum Microvia Technik? Möglichkeiten Kosten
Fertigungsspezifikation
Fertigungsspezifikation Thomas Peters Geschäftsführer Marco Seidel Geschäftsführer perfectly connected In der alltäglichen Praxis mit der Konstruktion, Entwicklung und Verarbeitung von Leiterplatten tauchen
14. Kapitel / Arnold Wiemers
14. Kapitel / Arnold Wiemers Starrflexible Leiterplatten Mehr Komplexität für einfache Lösungen Starrflexible Baugruppen sind etabliert Noch vor wenigen Jahren waren starrflexible Leiterplatten eher ein
cad1 Elemente des CAD-Designs für Leiterplatten
Jennifer D. Vincenz Seminar cad1 Elemente des CAD-Designs für Leiterplatten Wer wird mit dem cad1-seminar angesprochen? Das Seminar informiert umfassend über die Grundlagen des CAD- Designs für Leiterplatten.
IST Interconnect Stress Test
IST Interconnect Stress Test Zuverlässigkeitstest an Leiterplatten Technologietag Eltroplan Endingen, 7.- 8. April 2011 Hermann Reischer/Polar Instruments GmbH Was ist Zuverlässigkeit? Zuverlässigkeit
Dipl.-Ing. Martin Sachs, DB Electronic Daniel Böck GmbH
Dipl.-Ing. Martin Sachs, DB Electronic Daniel Böck GmbH Heatsink-Leiterplatten für Power-LED-Anwendungen Durch den immer größer werdenden Einsatzbereich der High-Power-LED s, gerade im Bereich der Beleuchtungstechnik,
IMS Isulated Metallic Substrate
Am Euro Platz 1 A1120 Wien Tel +43 (0) 1 683 000 Fax +43 (0) 1 683 009290 Email [email protected] www.ats.net IMS Isulated Metallic Substrate Ferdinand Lutschounig, Product Manager AT&S Technologieforum, 4.5.
Technische Parameter von Leiterplatten, die durch Techno-Service S.A. hergestellt werden
Technische Parameter von Leiterplatten, die durch Techno-Service S.A. hergestellt werden jh Inhaltsverzeichnis 1. Parameter der Basismaterialien, die bei der Produktion von Leiterplatten eingesetzt werden...
Webinar: Wärmemanagement 2013 Würth Elektronik Circuit Board Technology
Webinar: Wärmemanagement 2013 Würth Elektronik Circuit Board Technology www.we-online.de/waermemanagement Seite 1 04.06.2013 Agenda Grundlagen Wärmemanagement Möglichkeiten der Entwärmung Anwendungen www.we-online.de/waermemanagement
Multilayer-Bauplan. CAD und CAM Spezifikationen. Multilayer-Bautyp 4M15FR4I93K35
1.0 Anwendung Der auplan eines Multilayers legt seine technischen Eigenschaften fest (Stabilität, Lagenanzahl, Impedanz, EMV-Verhalten) und die Vorgaben für den Ablauf der einzelnen Produktionsschritte
DESIGNRULES (Stand: 30.08.2010)
DESIGNRULES (Stand: 30.08.2010) PIU-PRINTEX GmbH Percostraße 18 1220 Wien Leiterplattentechnik Tel: +43 (0)1 250 80 DW 90 Fax: +43 (0)1 250 80 DW 95 [email protected] www.piu-printex.at Printgröße
6. Kapitel / Jennifer Vincenz
6. Kapitel / Jennifer Vincenz CAD-Dokumentation: Nur eine lästige Pflicht? Der Einfluß der Design-Dokumentation auf die Produktqualität Ohne Dokumentation ist alles nichts Ich geb's ja zu, auch ich bin
INNOVATION IN NEUER DIMENSION.
INNOVATION IN NEUER DIMENSION. Hochstrom- und Wärmemanagement auf engstem Raum we complete competence WIR REAGIEREN AUF HERAUSFORDERUNG MIT LÖSUNGEN. Es ist Zeit für: in nur einer Leiterplatte auf engstem
Wie heißt Aufbau- und Verbindungstechnik im englischen und was versteht man unter AVT? Aus welchen Teilbereichen besteht die Mikroelektronik?
Aus welchen Teilbereichen besteht die Mikroelektronik? Wie heißt Aufbau- und Verbindungstechnik im englischen und was versteht man unter AVT? Nennen Sie mindestens 3 Merkmale für Leiterplatten. Nennen
Leiterplattenspezifikation Standard
Leiterplattenspezifikation Standard Vorwort Sehr geehrter Kunde, diese Standardspezifikation hat zum Ziel, den Kommunikationsaufwand zwischen Ihnen und Würth Elektronik zu vereinfachen und effektiver zu
Multilayer: Syntax für Bautypen
224 1.0 Anwendung Für Verzeichnisse über Leiterplatten-Bautypen, für die Dokumentation zu CAD-Layouts und die Zuordnung von Prozeßabläufen in der Produktion ist die eindeutige Benennung dieser Bautypen
Technische Richtlinien
Inhalt: Kommerzielles, Gültigkeit, Grundlagen Teil 1 Annahmebedingungen Teil 2 Materialien / Werkstoffe Teil 3 Cu-Kaschierung, Verzinnung, Durchmetallisierungen Teil 4 Lötstopplack Teil 5 Abziehbare Maske
LEITO. Why pool? we got the ocean! Leiterplatten. online bestellen unter www.leiton.de
Why pool? we got the ocean! Leiterplatten online bestellen unter www.leiton.de Inhalt LeitOn GmbH Das Unternehmen Leiterplatten Expressdienste & Prototypen Seite 2 Seite 3-4 Die Onlinekalkulation Step
Webinar 2014: Vorteile für Starrflex & Co.: Impedanzkontrolle für gute Signalintegrität. Würth Elektronik Circuit Board Technology
Webinar 2014: Vorteile für Starrflex & Co.: Impedanzkontrolle für gute Signalintegrität Würth Elektronik Circuit Board Technology www.we-online.de Seite 1 03.09.2014 Agenda S Impedanz und Leiterplatte
Die Bedeutung der frühen Zusammenarbeit im Produktentstehungsprozess.
Die Bedeutung der frühen Zusammenarbeit im Produktentstehungsprozess. Vortrag bei der Veranstaltung der FED-Regionalgruppe Nürnberg am 6.3.2013 Gerhard Gröner Beratung für Elektronik-Design Prüfungsleiter
Technologie Aluminium-IMS-Leiterplatten Rev Für den aktuellsten Stand besuchen Sie bitte
Auswahloptionen und Eigenschaften Onlinekalkulation auf explizite Anfrage Mengen 1 Stück bis 1,0m² Gesamtfläche ab 1 Stück bis Großserie Lagenanzahl 1- und 2- lagig bis 6 Lagen Materialdicke (1-lagig)
Flex-LP und Starr-Flex-LP aus der Sicht des Bestückers...
Flex-LP und Starr-Flex-LP aus der Sicht des Bestückers... 1 Allgemeine Hinweise Wir empfehlen für das Leiterplatten-Design die Richtlinie IPC-2223 / Design - Richtlinie für flexible Leiterplatten. Diese
Ihr Durchblick bei Flex / Starrflex / FR4 Semiflex
Ihr Durchblick bei Flex / Starrflex / FR4 Semiflex Starrflex Leiterplatten - Design Guide Part II Wie wichtig ist die Mechanik bei Starrflex-Leiterplatten? Mechanische Konstruktion Layout und Routing Unterlagen
Aspect-Ratio von Bohrungen
1) Anwendung Die Qualität des Kontaktierungskupfers in einer Bohrung ist für die zuverlässige Funktion einer Baugruppe unerläßlich. Für Leiterplatten mit höchstem Anspruch (international ist das IPC Class
Seminare + Tutorials: Schaltungsentwicklung CAD-Design CAM-Bearbeitung Leiterplattentechnologie Baugruppenproduktion
Seminare + Tutorials: Schaltungsentwicklung CAD-Design CAM-Bearbeitung Leiterplattentechnologie Baugruppenproduktion InHouse-Schulungen Individuelle Beratung Consulting Expertisen Projektbegleitung Prozessanalysen
Embedding Technologie Design Guide
DESIGN GUIDE EMBEDDING TECHNOLOGIE Version 2.0 Februar 207 Embedding Technologie Design Guide www.we-online.de Embedding Technologie Die Zukunft der Elektronik tendiert zu höherer Zuverlässigkeit, mehr
Starrflex Basismaterialien und deren Eigenschaften
Starrflex Basismaterialien und deren Eigenschaften Webinar am 7. Februar 2017 Referent: Andreas Schilpp 07.02.2017 www.we-online.com Einleitung: Integration der Modulverdrahtung Vorteile durch Starrflex
Handhabung u. Lagerung von Leiterplatten
Handhabung u. Lagerung von Leiterplatten Handhabung u. Lagerung von Leiterplatten - Umgang mit der Leiterplatte - Richtiges Tempern - Richtiges Lager - Lagerzeiten - Qualitätsbeeinflussung durch Handling
Aus welchen Teilbereichen besteht die Mikroelektronik? Halbleitertechnik und AVT. Engl.: "packaging and interconnection technologies"
Aus welchen Teilbereichen besteht die Mikroelektronik? Halbleitertechnik und AVT Wie heißt Aufbau- und Verbindungstechnik im Englischen und was versteht man unter AVT? Engl.: "packaging and interconnection
Coole Konzepte Wärmemanagement und Kühlung in der Leiterplatte
GLOBALISIERUNG NEW WORK MOBILITÄT INDIVIDUALISIERUNG URBANISIERUNG NEO-ÖKOLOGIE Coole Konzepte Wärmemanagement und Kühlung in der Leiterplatte SILVER SOCIETY KONNEKTIVITÄT NEUES LERNEN Ferdinand Lutschounig
Weitergabe und Veröffentlichung nur mit Zustimmung der Schweizer Electronic AG Seite 1
Weitergabe und Veröffentlichung nur mit Zustimmung der Schweizer Electronic AG Seite 1 Leiterplattentechnik im Wandel Der zunehmende Einsatz von erneuerbaren Energien und CO 2 -reduzierten Antriebstechniken