Fertigungsgerechtes Design dfm
|
|
- Martina Tiedeman
- vor 6 Jahren
- Abrufe
Transkript
1 Fertigungsgerechtes Design dfm Teil A -Leiterplatte Fehler und Unklarheiten minimieren - Kosten reduzieren - Termine einhalten Regionalgruppe Düsseldorf zu Gast bei Ruwel Hanno Platz, Firma GED GESELLSCHAFT FÜR ELEKTRONIK UND DESIGN mbh Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 1
2 Fertigungsgerechtes Design - dfm Viele Leiterplattendesigns sind nicht fertigungsgerecht Die Informationen für die Produktion sind oft unvollständig und nicht eindeutig Problem: Rückfragen und Verzögerungen sind die Folge Der Hersteller muss prozessbedingte Anpassungen an den Daten vornehmen Der Hersteller manipuliert aber auch die Daten, um seine Produktion zu vereinfachen Gefahr: Elektrische Hintergründe kennt der Hersteller nicht, die bleiben dann unberücksichtigt Bleifrei-Lötprozesse machen Anpassungen an Footprints und Lötstopplack erforderlich Leiterplatten werden komplexer, Problem: Toleranzketten werden enger Neue Bauteile erfordern individuelle Anpassungen an Pads und Lötstopplack und Pastendaten Die Anforderung an die Qualifikation des Designers ist drastisch gestiegen Problem: Dem Arbeitsmarkt stehen nicht genügend gut ausgebildete Designer zur Verfügung Herausforderung: Die Durchlaufzeiten für Entwicklung schrumpfen, die Lieferzeit werden kürzer Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 2
3 Bauteile und Footprint Die Definition der Bauteile erfolgt nach Pastenschablone Lötstoppmaske Bauteilgeometrie PCB- Design Padgeometrie Die Optimale Definition der Bauteile-Footprints ist ausschlaggebend für die produzierbarkeit und die Qualität der Baugruppe! Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung diversen Kriterien: Bauteil Gehäuse Toleranzen Bauteil Anschlüsse Toleranzen Umweltbedingungen und Normen Bestücken Technologie, Maschinen Löten Chemie & Verfahren, Metallurgie Anschlusstechnik, Materialauswahl usw. Testen Automaten, elektr., optisch, u.a. Elektrische Funktion (zb. Isolation, Strom) Hochfrequenz Eigenschaften, EMV, HS Thermische Funktion (zb. Entwärmung) Reparatur, Service Umwelt und Entsorgung 3
4 Symbol für das Layout (PCB Footprint) Gehäusegeometrie (Bauteilkörper) Bauteil Mittelpunkt 1 14 Pad s Anschlüsse 7 U1 8 Component Name Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 4
5 Land Pattern Definition nach IPC 7351 Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 5
6 Toleranzketten Bohrung Restring Versatz Leiterbild zu Bohrloch Berechnungsmethoden Tol gesamt = Einzeltoleranzen Tol gesamt = Bohrlochversatztol. (+/- 0,05mm) + Belichtungstoleranz (Film/ Direktbel.) Minimaler Restring: Tol gesamt /2 + minimale galv. Auflage + minimale HAL. Schichtdicke Toleranzen Leiterbild (panel) + Bohrung + Lötstoppmaske+ Bauteilanschlüsse Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 6
7 Bauteile- und Leiterplattenkomplexität Epcos DSSP-package Pitch 220µm Bottom terminated component Quelle: Fa. GED Mikrobauteile wie CSP, BTC und hochpolige BGAs sind eine neue Herausforderung für das Leiterplattendesing und die Fertigung Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 7
8 Beispiel Bauteildruck Der Leiterplattenhersteller optimiert i.d.r. derartige Designfehler, der Text wird meisst komplett entfernt oder er wird unlesbar. Quelle: Fa. Contag Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 8
9 Beispiel LötstopplackFreistellung Fehler in der Definition der Lötstoppmaske können zu Lötproblemen führen, oder auch zu unzureichender Isolation Zwischen Pads und Leiterzügen LSL-Freistellung zu groß LSL-Freistellung zu klein LSL-Freistellung M1:1 Anpassung erfolgt durch Hersteller, Quelle: Fa. Contag nach Abstimmung mit Designer Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 9
10 Beispiel Kupferlagen, Slivers etc. Abstandsunterschreitungen von Leiterbahnen zu Pads mit gleichem Potential, führen in der AOI zu Fehlermeldungen Quelle: Fa. Contag Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 10
11 Abstandsunterschreitungen in Flächen Werden 2 Viasinnerhalb eines Kupferpolygons auf einen bestimmten Abstand zu einander geschoben, so entstehen dazwischen derartige Schnurrbärte. Der Mindestabstand im Kupfer wird unterschritten! Quelle: Fa. GED Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 11
12 Abstandsunterschreitungen in Flächen Wird beispielweise ein Via näher als 0,2mm zu dem Polygon mit dem gleichen Netzpotential geschoben, so entsteht ein unzulässig kleiner Abstand, was viele CAD-Systeme nicht als Fehler erkennen. Quelle: Fa. GED Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 12
13 Abstandsunterschreitungen in Flächen In dieser Negativ-Lage entsteht kein Übergang zwischen den Polygon-Segmenten. Jedoch laut DRC ist alles OK. Quelle: Fa. GED Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 13
14 Beispiel Leiterplattenkontur Auf geschlosse Kontur achten Keine Mehrfachkonturen erzeugen Ausbrüche in der Leiterplatte gehören ebenfalls in die Kontur Keine Kupferkennzeichnungen für die Kontur Kantenmetallsierung müssen in Dokumentation stehen Quelle: Fa. Contag Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 14
15 Teardrops, Snowman& Co. Geringerer Ausschuss und höhere Zuverlässigkeit bei Bohrversatz Pro: Tearadrops gleichen Bohrversatz aus und verstärken die Anbindung der LB Contra: sie verändern u.u. die Impedanz bei Highspeed Designs Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 15
16 Innenlagen: non functional pad removal Unter dem Begriff non functionalpadremoval (NFPR) versteht man das Eliminieren aller nicht angeschlossenen Padsaus den Innenlagen. Pro: höhere Standzeiten der Bohrer, sicherer DesmearProzess, Pro Highspeed Design: Verbesserung der Kapazitätswerte der Vias Contra: Verstärkung der Dk Hülse in der Z-Achse Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 16
17 Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 17
18 Viasoder PTH Padsdirekt an SMD Pads Abfließen von Lötzinn in die Bohrung Verschleppung von Prozesschemie in die Bohrung bei chem. Ni/Au Oberflächen führt dann zu Benetzungsfehlern beim löten Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 18
19 Grenzen bei Finepitch Bauteilen Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 19
20 Dfm-Analyse zur Verifizierung der Fertigungsdaten Dfm CAD Tools helfen bei der Überprüfung von Designregeln und fertigungsgerechten Layouts Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 20
21 Conclusion: 1. Zunächst die Leiterplattentechnologie klären, Lagenaufbau, Restringe, Toleranzen, Toleranzketten, Aspect Ratio, Lötstopplack, usw. 2. Rücksprache mit Fertigung, falls Abweichungen vom Standard 3. DRC, dft, dfc Checks der Ausgabedaten vornehmen 4. Vollständige Fertigungsdaten und widerspruchsfreie Dokumentation (Daten die nicht benötigt werden sollten nicht mit geliefert werden) 5. Welche Angaben gelten? Daten- Dokumentationszng.- Bestelldaten?? 6. Checklisten helfen bei der Überprüfung und bei Änderungen Jede Rückfrage verzögert den Liefertermin Unvollständige und unklare Angaben verursachen großen Schaden Fachwissen und Sorgfalt des Designers helfen dies zu vermeiden! Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung 21
Signalintegrität: Impedanzanpassung in Verbindung mit der Entflechtung von BGAs Seite 1
Signalintegrität: Impedanzanpassung in Verbindung mit der Entflechtung von BGAs 02.09.2015 Seite 1 www.we-online.de Agenda Einleitung fine pitch BGAs und Impedanz Betrachtung verschiedener BGAs in Verbindung
MehrWebinar HDI Microvia Technologie - Kostenaspekte
Webinar HDI Microvia Technologie - Kostenaspekte www.we-online.de HDI - Kostenaspekte Seite 1 01.07.2014 Agenda - Webinar HDI Microvia Technologie Kostenaspekte Gründe für den Einsatz von HDI Technologie
MehrTechnologie Starre Leiterplatten Rev. 2.0 27.06.2013 - Für den aktuellsten Stand besuchen Sie bitte www.leiton.de
Auswahloptionen und Eigenschaften Onlinekalkulation auf explizite Anfrage Mengen 1 Stück bis 2,5m² Gesamtfläche ab 1 Stück Lagenanzahl 1 bis 8 Lagen bis 18 Lagen Materialdicke (1- und 2-lagig) Materialdicke
MehrIm Onlineshop wird FR4 Material mit einem TG135 verwendet.
Material Im Onlineshop wird FR4 Material mit einem TG135 verwendet. Leiterplatten bestehen aus einem elektrisch nicht leitenden Trägermaterial, auf dem ein oder zwei Kupferlagen auflaminiert sind. Das
MehrTechnologie Flexible Leiterplatten Rev Für den aktuellsten Stand besuchen Sie bitte
Auswahloptionen und Eigenschaften Onlinekalkulation auf explizite Anfrage Mengen 1 Stück bis 1m² Gesamtfläche ab 1 Stück Lagenanzahl 1 bis 2 Lagen bis 6 Lagen Materialdicke 0,05mm bis 0,25mm 0,06mm* bis
MehrLeiterplattenhandbuch
Leiterplattenhandbuch head electronic GmbH Seestraße 11 83209 Prien am Chiemsee, Deutschland Telefon: +49 8051 6404512 Telefax: +49 8051 6404513 E-Mail: adrian.heller@head-electronic.de Internet: www.head-electronic.de
MehrDipl.-Ing. Martin Sachs, DB Electronic Daniel Böck GmbH
Dipl.-Ing. Martin Sachs, DB Electronic Daniel Böck GmbH Heatsink-Leiterplatten für Power-LED-Anwendungen Durch den immer größer werdenden Einsatzbereich der High-Power-LED s, gerade im Bereich der Beleuchtungstechnik,
MehrLeiterplatten 1. Arnold Wiemers. LeiterplattenAkademie. Seminar
LeiterplattenAkademie Arnold Wiemers Seminar Leiterplatten 1 drc2 Eine Einführung in die aktuellen Produktionstechnologien mit Berücksichtigung der elementaren Designregeln für CAD und CAM Wer wird mit
MehrWellenlöten, Durchstecktechnik (THT), Handlöten, Einpresstechnik, Kabelfertigung
1. Wellenlöten von THT-Bauteilen Wellenlöten oder Schwalllöten ist ein Lötverfahren, mit dem elektronische Baugruppen, halb- oder vollautomatisch, nach dem Bestücken gelötet werden. Einzelne Lötstellen
MehrJenaer Leiterplatten GmbH. Darstellung der Technologie zur Herstellung von LP mit erhöhten Anforderungen. www.jlp.de Seite 1
Jenaer Leiterplatten GmbH Darstellung der Technologie zur Herstellung von LP mit erhöhten Anforderungen www.jlp.de Seite 1 Vorwort Die zunehmende Dichte von elektronischen Bauteilen und die damit einhergehende
MehrLA - LeiterplattenAkademie GmbH. Aufgaben - Projekte - Schulungen
LA - LeiterplattenAkademie GmbH Aufgaben - Projekte - Schulungen 1 Technologische Aspekte Hintergründe Viele Aufgabenstellungen bei der Konstruktion elektronischer Baugruppen können nicht sofort gelöst
MehrWebinar: HDI Design Empfehlungen HDI Design Guide. Würth Elektronik Circuit Board Technology
Webinar: HDI Design Empfehlungen HDI Design Guide Würth Elektronik Circuit Board Technology www.we-online.de Seite 1 02.07.2013 Agenda Nomenklatur und Begriffe Warum Microvia Technik? Möglichkeiten Kosten
MehrTechnologie Aluminium-IMS-Leiterplatten Rev Für den aktuellsten Stand besuchen Sie bitte
Auswahloptionen und Eigenschaften Onlinekalkulation auf explizite Anfrage Mengen 1 Stück bis 1,0m² Gesamtfläche ab 1 Stück bis Großserie Lagenanzahl 1- und 2- lagig bis 6 Lagen Materialdicke (1-lagig)
MehrGrundlagen der Leiterplatten- Baugruppen- Entwicklung und Fertigung
Grundlagen der Leiterplatten- Baugruppen- Entwicklung und Fertigung Dipl.-Ing. Wolf-Dieter Schmidt 1. Übersicht 1.1. Hintergründe 1.2. Ziel dieser Vorlesung 1.3. Untergliederung des Lehrstoffes 1.4. Begriffsbestimmungen
MehrLeiterplatten Pool-Service
Leiterplatten Pool-Service Sehr geehrte Kunden, bitte prüfen Sie vor Zusendung Ihrer Gerber-und Bohrdaten dass Ihre Daten den Richtlinien der Spezifikation im Pool entsprechen!!! Material und Startkupferstärken
MehrEMS Anforderungen Für die optimale Planung und Fertigung von elektronischen Baugruppen
EMS Anforderungen Für die optimale Planung und Fertigung von elektronischen Baugruppen AUTRONIC Steuer und Regeltechnik GmbH Siemensstraße 17 D 74343 Sachsenheim Phone: +49(0)7147/24 0 Fax: +49(0)7147/24
MehrDesignrichtlinien. Zur Leiterkarten- und Baugruppenfertigung sowie Layouterstellung. exceet electronics GesmbH. Wildbichler Straße 2e / A - 6341 Ebbs
Designrichtlinien Zur Leiterkarten- und Baugruppenfertigung sowie Layouterstellung exceet electronics GesmbH Wildbichler Straße 2e / A - 6341 Ebbs Tel: +43 5373 43143-0 Fax: +43 5373 43143-888 info@exceet.at
MehrBohrungen. Publikationen
Einleitung 1. Montagebohrungen Ulrich Wagner / Arnold Wiemers Die Leiterplattentechnik ist bedingtermaßen eng mit der Chiptechnologie verbunden. Die Entwicklung der Leiterplatte ist deshalb genauso rasant
MehrInsulated Metallic Substrate (IMS-Leiterplatten)
1 Wir sind Partner im Bereich IMS-Leiterplatten, Flex-Leiterplatten, CEM3, FR2 und FR4 Leiterplatten. Unsere Keramik-Substrate für Laser-Submounts, LED-Submounts, LED-Module, HF-Applikationen, Power-Elektroniken
MehrErleichtern Sie sich die Arbeit und nutzen Sie die PCB Design Rules von Basista Leiterplatten. Laden Sie einfach die Daten herunter:
Erleichtern Sie sich die Arbeit und nutzen Sie die PCB Design Rules von Basista Leiterplatten. Laden Sie einfach die Daten herunter: Basista.dru Die Qualitätssicherung für Ihre Leiterplatte verringert
MehrIPC Teil: 3A. IPC Richtlinien für Design von HDI. Die Geburt der HDI Leiterplatte
IPC Teil: 3A IPC Richtlinien für Design von HDI. Die Geburt der HDI Leiterplatte Elektronikkonstruktion CAD CAM Produktspezifikation Bauteiledaten Elektroschaltplan Elektronikkonstruktion CAD CAM Netzplan
MehrDie Bedeutung der frühen Zusammenarbeit im Produktentstehungsprozess.
Die Bedeutung der frühen Zusammenarbeit im Produktentstehungsprozess. Vortrag bei der Veranstaltung der FED-Regionalgruppe Nürnberg am 6.3.2013 Gerhard Gröner Beratung für Elektronik-Design Prüfungsleiter
MehrLeiterplatten und Schablonen
Leiterplatten und Schablonen Was ist zu beachten? B. Zumbach Geschichte Leiterplatten 01 1925: Am 2. März 1925 reicht Charles Ducas beim amerikanischen Patentamt sein Patentgesuch zur Herstellung einer
MehrRegeln Regel n für di ür e di Nutzen ges tzen ges ltun tun Sven N ehrd r ic i h Jenaer aer L eit ei er t p er lat l t at en Gm G b m H www.jlp.
Regeln für die Nutzengestaltung Sven Nehrdich Jenaer Leiterplatten GmbH www.jlp.de Seite 1 Aktuelle Eckdaten Standardleiterplatten von 1 bis 24 Lagen mit allen Marktüblichen Oberflächen mehrlagige Starr/Flexible
MehrLeiterplatten 6 Hochschulseminar
Agenda Montag, 8. September 2014 1. Abschnitt Eine kurze Einführung in die historische Entwicklung der Designstrategie, sowie der Leiterplatten- und Baugruppentechnologie. Information zu den vorliegenden
MehrMit unseren CAM Anlagen sind wir in der Lage sämtliche gängigen Datenformate zu verarbeiten.
Formate Mit unseren CAM Anlagen sind wir in der Lage sämtliche gängigen formate zu verarbeiten. Darüber hinaus halten wir CAD Tools bereit um Ihre direkt aus Ihren Systemen zu übernehmen. Im Einzelnen
MehrCheckliste für Elektronik-Projekte
Checkliste für Elektronik-Projekte (v0.5 2.1.15) Protokollvorlagen verwenden! Hier gibt es eine einfache Vorlage. 1. Projektbeschreibung 1. Formal 1. Titelseite 1. Name, Klasse,Jahrgang 2. Übungsdatum
MehrEntstehungskette für Elektronik Systeme
Entstehungskette Markus Biener, Zollner Elektronik AG Arnold Wiemers, ILFA GmbH Rainer Pludra, AT&S Deutschland GmbH Donnerstag, den 08.05.2014, SMT Nürnberg A G E N D A Ausgangssituation Idee / Herausforderung
MehrSteg Dicke. Kupfer. a) Pad : ØIsolation ØPad + 0.6mm ØPad ØBohrung + 0.4mm b) Bohrung : ØIsolation ØBohrung + 0.6mm. Ø Pad
1.0 Anwendung Powerplanes sorgen für die Stromversorgung der Schaltung auf der Leiterplatte. Wegen der großen Metallfläche wirken Powerplanes zudem als Wärmeableiter und als Abschirmung. Powerplanes können
MehrWie Entwickler überprüfen, ob sich ihr PCB-Layout fehlerfrei fertigen lässt
Designrichtlinien, Workshops für Entwickler, Fertigungs-Simulation des PCB-Designs Wie Entwickler überprüfen, ob sich ihr PCB-Layout fehlerfrei fertigen lässt Immer kleinere Bauteile, immer größere Packungsdichten
MehrLEITO. Why pool? we got the ocean! Leiterplatten. online bestellen unter www.leiton.de
Why pool? we got the ocean! Leiterplatten online bestellen unter www.leiton.de Inhalt LeitOn GmbH Das Unternehmen Leiterplatten Expressdienste & Prototypen Seite 2 Seite 3-4 Die Onlinekalkulation Step
MehrProjekt Schaltungsdesign und Leiterplattenfertigung. 3.Semester
Entwurfsprinzipien ein- und doppelseitiger Platinen Projekt Schaltungsdesign und Leiterplattenfertigung 3.Semester Seite 1 von 25 Inhaltsverzeichnis 1 Literaturquelle...4 2 Wozu braucht man einen Leiterplattenentwurf?...5
MehrTechnologische Informationen bezüglich Leiterplatten von der Firma Basista Leiterplatten
Technologische Informationen bezüglich Leiterplatten von der Firma Basista Leiterplatten I. Einleitung...2 II. Datenformat....2 2.1. Allgemeine Anmerkungen...3 2.2. Methoden der Dokumentenzustellung an
MehrRainer Taube Seminar bgt1 Baugruppentechnologie Strategien und Verfahren für die Fertigung von zuverlässigen elektronischen Baugruppen
Rainer Taube Seminar bgt1 Baugruppentechnologie Strategien und Verfahren für die Fertigung von zuverlässigen elektronischen Baugruppen F Qualität Kompetenz Zuverlässigkeit Wer wird mit dem "bgt1"-seminar
MehrUNTERNEHMEN. Forschungsschwerpunkt Technologien der Mikroperipherik 1
UNTERNEHMEN 1 CONday Hochfrequenz-Technologie Berlin, 13. Mai 2014 Höchste Datenraten und Frequenzen: Herausforderungen an das PCB-Design Referenten: Uwe Maaß/Christian Ranzinger 2 Herzlich Willkommen
MehrCONday Hochfrequenz-Technologie Einfluss von Prozess- und Materialtoleranzen auf das Hochfrequenz-PCB-Design
CONday Hochfrequenz-Technologie Einfluss von Prozess- und Materialtoleranzen auf das Hochfrequenz-PCB-Design Berlin, 13. Mai 2014 Christian Tschoban (TU Berlin) & Christian Ranzinger (Contag AG) Design
MehrLeistungselektronik Schweizer Electronic AG SE/ SM Weitergabe und Veröffentlichung nur mit Zustimmung der Schweizer Electronic AG Seite 1
Leistungselektronik 10.10.2011 Schweizer Electronic AG SE/ SM Weitergabe und Veröffentlichung nur mit Zustimmung der Schweizer Electronic AG Seite 1 Hohe Nachfrage nach High Power Applikationen ecar/ Hybrid
MehrKapitelübersicht Seminar Leiterplatten 1 20150122 Folie KAPITEL 1 Anforderungen an Leiterplatten... 2 KAPITEL 2 Graphische Symbole... 14 KAPITEL 3 Leiterplattenklassen... 17 KAPITEL 4 Fertigungsablauf
Mehr5. Kapitel / Arnold Wiemers
5. Kapitel / Arnold Wiemers Der Kontakt bestimmt das Sein Die Metallisierung von Bohrungen beeinflußt den Multilayeraufbau Kontakt ist alles Im Prinzip sind Bohrungen ein Störfaktor für jede elektronische
MehrFertigungsgerechtes Design und Fertigungsgerechte Daten aus der Sicht des Leiterplatten-Herstellers
Fertigungsgerechtes Design und Fertigungsgerechte Daten aus der Sicht des Leiterplatten-Herstellers Copyright (C) 2000 by: L. Zitzmann GmbH und die EDA-EXPERTEN Alle Rechte vorbehalten! Nachdruck oder
MehrJubiläumswebinar: Worauf es ankommt Seite 1
Jubiläumswebinar: Worauf es ankommt Webinar am 1.März 2016 Referent: Andreas Schilpp 01.03.2016 Seite 1 www.we-online.de Annäherung an das Thema 01.03.2016 Seite 2 www.we-online.de Annäherung an das Thema
MehrSeminar Leiterplatten 3...HighSpeedLeiterplatten
LeiterplattenAkademie Arnold Wiemers Seminar Leiterplatten 3...HighSpeedLeiterplatten Technisch-physikalische Eigenschaften von Multilayersystemen mit hohen Ansprüchen an eine zuverlässige Signal- und
MehrPCB-Design-Regeln. Sieben Sünden beim Leiterplatten-Design Autor / Redakteur: Natalia Bahancova * / Gerd Kucera
PCB-Design-Regeln Sieben Sünden beim Leiterplatten-Design 12.03.12 Autor / Redakteur: Natalia Bahancova * / Gerd Kucera Es gibt keinen festgeschriebenen Weg wie Bauteile zu platzieren und deren Verbindungen
MehrWebinar 2013: Verbesserte Signalintegrität durch impedanzangepasste Leiterplatten
Webinar 2013: Verbesserte Signalintegrität durch impedanzangepasste Leiterplatten Würth Elektronik Circuit Board Technology www.we-online.de Seite 1 01.10.2013 Agenda S Impedanz und Leiterplatte I Materialaspekte/
MehrSeminare + Tutorials: Schaltungsentwicklung CAD-Design CAM-Bearbeitung Leiterplattentechnologie Baugruppenproduktion
Seminare + Tutorials: Schaltungsentwicklung CAD-Design CAM-Bearbeitung Leiterplattentechnologie Baugruppenproduktion InHouse-Schulungen Individuelle Beratung Consulting Expertisen Projektbegleitung Prozessanalysen
MehrRegeln für die Nutzengestaltung
Regeln für die Nutzengestaltung Sven Nehrdich Jenaer Leiterplatten GmbH www.jlp.de Seite 1 Aktuelle Eckdaten Standardleiterplatten von 1 bis 24 Lagen mit allen Marktüblichen Oberflächen mehrlagige Starr/Flexible
MehrUnternehmens-Vorstellung
Unternehmens-Vorstellung Firmensitz Schwäbisch Gmünd Allgemeine Unternehmensdaten Eckdaten 1971 Gründung der Vaas Industrie-Elektronik GmbH durch Wolfgang Vaas Firmenzweck ist die Fertigung von Leiterplatten
MehrSchaltungen GmbH. Ihr Spezialist für flexible und starr-flexible Mehrlagen-Leiterplatten
Ihr Spezialist für flexible und starr-flexible Mehrlagen-Leiterplatten Dieses Team steht Ihnen für eine flexible und erfolgreiche Zusammenarbeit zur Verfügung. 30 Jahre Erfahrung Die Spezialisten Aus der
MehrERNI Electronic Solutions
ERNI Electronic Solutions Entwicklung und Fertigung von elektronischen Baugruppen www.erni-es.com Katalog D 074598 05/10 Ausgabe 1 Willkommen bei ERNI Electronic Solutions! Ihr Spezialist für Elektronikentwicklung,
MehrProduktionstechnologien + Herstellbarkeit von HDI Leiterplatten mit Mehrfach-Microvialagen
High Density Interconnect Produktionstechnologien + Herstellbarkeit von HDI Leiterplatten mit Mehrfach-Microvialagen Der nachfolgende Beitrag wurde grösstenteils im Rahmen des vom BMBF geförderten Verbundprojekts
MehrLEITERPLATTEN- HERSTELLUNG
LEITERPLATTEN- HERSTELLUNG Gars, 25.05.2009 Johann Hackl Anwendungsentwicklung Häusermann GmbH I A-3571 Gars am Kamp I Zitternberg 100 I Tel.: +43 (2985) 2141 0 I Fax: +43 (2985) 2141 444 I E-Mail: info@haeusermann.at
MehrPulsonix Library Erstellt von PKS für bbs me Hannover
Bauteilerstellung (Parts) Bibliotheken einrichten 1.Die Library (Bibliothek) 1.1 Erstellung des Ordners/ der Ordner 2.Drei wichtige Libraries 2.1 Erstellen einer allgemeinen Library Bauteile erstellen
MehrLEITERPLATTENTECHNIK
3-D-Denken Flexibel mit Starr-flex Von Dipl.-Ing. Jan-Dierk Büsselmann, straschu Leiterplatten GmbH, Oldenburg Am Beispiel der straschu Leiterplatten GmbH wird der Stand der Technik bei der Fertigung starr-flexibler
MehrWebinar: Wärmemanagement 2013 Würth Elektronik Circuit Board Technology
Webinar: Wärmemanagement 2013 Würth Elektronik Circuit Board Technology www.we-online.de/waermemanagement Seite 1 04.06.2013 Agenda Grundlagen Wärmemanagement Möglichkeiten der Entwärmung Anwendungen www.we-online.de/waermemanagement
MehrKompetenz und Flexibilität. vom Prototyp bis zur Serie.
Kompetenz und Flexibilität vom Prototyp bis zur Serie. Ihr Partner in Sachen Elektronik Von Prototypenbau bis zur SMD-Bestückung: Der Geschäftsbereich Elektronikfertigung bei BIELER+LANG steht für Full-Service
MehrNadeladapter-Testsystem - Design für Testbarkeit -
Nadeladapter-Testsystem - Design für Testbarkeit - Berchtesgadnerstr. 10, A-5083 Gartenau/Salzburg Tel. 06246/8966-0 Fax: 06246/8966-10 (Hinweis: Diesem Informationsmaterial liegt die Broschüre Design
MehrRichtlinien für die Fertigung von Flachbaugruppen bei - ZE - DESY ZE. Service-Zentrum Elektronik. Version 4
Richtlinien für die Fertigung von Flachbaugruppen bei - ZE - DESY ZE Service-Zentrum Elektronik Version 4 2014 Service-Zentrum Elektronik -ZE- Deutsches Elektronen Synchrotron DESY Ein Forschungszentrum
MehrFlexible und starr-flexible Schaltungen
Flexible und starr-flexible Schaltungen Empfehlungen für head electronic GmbH Seestraße 11 83209 Prien am Chiemsee, Deutschland Telefon: +49 8051 6404512 Telefax: +49 8051 6404513 E-Mail: adrian.heller@head-electronic.de
MehrAnleitung zum Erstellen einer Library (Altium)
Anleitung zum Erstellen einer Library (Altium) 1, Neue Library erstellen: File -> New -> Library -> Schematic Library Danach öffnet sich eine Zeichenfläche und am Rand eine Library Leiste. 1,1 Umbenennen
MehrThermische Simulation und Kühlung von Leiterplatten
Thermische Simulation und Kühlung von Leiterplatten In modernen Leistungselektronik Anwendungen wie z.b. Schaltnetzteilen müssen auf engstem Raum mehrere Leistungs-Halbleiter montiert werden. Die steigende
MehrWebinar. ECT Best Practice: Wie gehe ich ein Leiterplatten-Projekt mit eingebetteten Komponenten an? www.we-online.de/embedding
Webinar ECT Best Practice: Wie gehe ich ein Leiterplatten-Projekt mit eingebetteten Komponenten an? ECT Best Practice Wie gehe ich ein Leiterplatten-Projekt mit eingebetteten Komponenten an? Grundlegende
MehrTechnologietag. Spezielle Leiterplatten-Technologien 23.04.09
Technologietag Spezielle Leiterplatten-Technologien 1 Was kommt alles aus der Schweiz? Schokolade Uhren 2 und natürlich 3 Leiterplatten!!! 4 Willkommen in der Welt der Hoch-Technologie-Leiterplatten 5
MehrLeiterplattenAkademie Kapitelübersicht Seminar Leiterplatten 2 KAPITEL 1 Anforderungen an Multilayersysteme... 2 KAPITEL 2 Beispiele für Leiterplatten- und Multilayersysteme 8 KAPITEL 3 Graphische Symbole...
Mehr21. Kapitel / Arnold Wiemers
21. Kapitel / Arnold Wiemers 10 Klassische Irrtümer aus dem Bereich der Leiterplattentechnologie Mechanik versus Elektronik / Tausche ALT gegen NEU Die Welt ist im Wandel..und die Leiterplatte ist die
MehrUnsere Kompetenz. Kommunikation. Kompetenz. Fachwissen
Das Unternehmen Die Bestückung elektronischer Baugruppen ist unser Kerngeschäft. Dazu zählen konventionelle SMD- Bestückungen und Mischbestückungen für alle Anwendungen und Industriezweige. Wir produzieren
MehrLeiterplattenAkademie
LeiterplattenAkademie Arnold Wiemers Seminar Leiterplatten 5... CAM Inspektion & Analyse D23* X29800Y60290D3* X26050Y12290D2* X24050Y60290D3* X19550Y60290D2* X15800Y10040D1* X18760Y10040D1* X18760Y11060D1*
MehrIPC Teil: 4. Basis Material für HDI. Eine grosse Auswahl
IPC Teil: 4 Basis Material für HDI Eine grosse Auswahl IPC-9691 IPC-4562A IPC-4563 IPC-4121 IPC-4104 IPC-4101C? FR4 FR4 High Tg FR4 BFR Free FR4 IL DATA from CAM IPC Standards for HDI Base Material Standards.
MehrUnternehmens-Vorstellung
Unternehmens-Vorstellung Firmensitz Schwäbisch Gmünd Allgemeine Unternehmensdaten Eckdaten 1971 Gründung der Vaas Industrie-Elektronik GmbH durch Wolfgang Vaas Firmenzweck ist die Fertigung von Leiterplatten
MehrRichtlinien für Fertigungsunterlagen und -ablauf
Mit Leidenschaft zur Perfektion Richtlinien für Fertigungsunterlagen und -ablauf 1. Fertigungsunterlagen Im Auftragsfall werden vom Kunden vollständige Fertigungsunterlagen beigestellt: Bestückungsplan
MehrInnovative PCB Solutions. Sparen Sie Zeit und Kosten Schweizer Qualität zu Ihrem Vorteil. THE PCB CHALLENGE Doing it together
Innovative PCB Solutions Sparen Sie Zeit und Kosten Schweizer Qualität zu Ihrem Vorteil THE PCB CHALLENGE Doing it together INDIVIDUELLE KUNDENLÖSUNGEN von einem zuverlässigen Partner 2 Optiprint bietet
MehrSchindler & Schill GmbH Bruderwöhrdstr. 15b Tel: +49 941 604 889 719 93055 Regensburg Email: info@easylogix.de Deutschland Web: www.easylogix.
Schindler & Schill GmbH Bruderwöhrdstr. 15b Tel: +49 941 604 889 719 93055 Regensburg Email: info@easylogix.de Deutschland Web: www.easylogix.de PCB-Investigator Professionelle Leiterplattenanalyse und
MehrDESIGN GUIDE Version 1.4. Design Guide für Hochstromlösungen mit WIRELAID
DESIGN GUIDE Version 1.4 Design Guide für Hochstromlösungen mit WIRELAID Hochstromlösungen mit WIRELAID Technologie Ihr Nutzen Die stetig wachsenden Anforderungen an die Leistungs- und Steuerungselektronik
MehrMikrofeinstleitertechnik
Technologie - Grenzen - Einflüße Arnold Wiemers Der Blick auf die Veränderung der Leiterbahnstrukturen in den letzten Jahren hinterläßt zuerst einen recht unspektakulären Eindruck. Die Leiterplatte folgt
MehrQualifikation und Leistungsspezifikation für flexible Leiterplatten
DE Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung e. V. FED e. V. - Ihr Fachverband für Design, Leiterplattenund Elektronikfertigung Alte Jakobstraße 85/86 10179 Berlin http://www.fed.de
Mehrcad1 Elemente des CAD-Designs für Leiterplatten
Jennifer D. Vincenz Seminar cad1 Elemente des CAD-Designs für Leiterplatten Wer wird mit dem cad1-seminar angesprochen? Das Seminar informiert umfassend über die Grundlagen des CAD- Designs für Leiterplatten.
MehrRichtlinien für das Design und das Bestellen von Nutzen für Leiterplatten im Pool
Richtlinien für das Design und das Bestellen von Nutzen für Leiterplatten im Pool B&D electronic print Ltd. & Co. KG in Folge electronic print genannt bietet mehrere Optionen für das Bestellen von Kundennutzen.
Mehr8. Kapitel / Arnold Wiemers
8. Kapitel / Arnold Wiemers Das AspektRatio für Leiterbilder Elementare Vorgaben für die Konstruktion von Leiterbildstrukturen Ohne Systematik ist Alles Nichts In der Leiterplattentechnik wird der Begriff
MehrCONday Hochfrequenz-Technologie
CONday Hochfrequenz-Technologie Berlin, 13. Mai 2014 Einfluss von Prozess- und Materialtoleranzen auf das Hochfrequenz - PCB-Design Referenten: Christian Tschoban/Christian Ranzinger 1 Einfluss Ätztechnologie
MehrIdeal für Universitäten, Fachhochschulen und Berufsschulen! Leiterplattenherstellung in der Ausbildung Auf die Praxis, fertig, los!
Ideal für Universitäten, Fachhochschulen und Berufsschulen! Leiterplattenherstellung in der Ausbildung Auf die Praxis, fertig, los! Von der Idee... Leiterplatten in der praktischen Ausbildung selbst fertigen!
MehrMöglichkeiten und Grenzen optischer Technologien in der Leiterplattenfertigung
Möglichkeiten und Grenzen optischer Technologien in der Leiterplattenfertigung Teil 2: Lageoptimiertes NC-Fräsen Blatt 1 Agenda 1. KSG Kurzportrait 2. Einsatz optischer Technologien 3. Grundlagen lageoptimiertes
MehrAgenda - PULSONIX Schulung - 1. TAG
Agenda - PULSONIX Schulung - 1. TAG In Abhängigkeit der zur Verfügung stehenden Zeit können eventuell nicht alle Themen behandelt werden! Einführung in Pulsonix: Handbücher, Installation, Updates Aufbau,
MehrFlex-LP und Starr-Flex-LP aus der Sicht des Bestückers...
Flex-LP und Starr-Flex-LP aus der Sicht des Bestückers... 1 Allgemeine Hinweise Wir empfehlen für das Leiterplatten-Design die Richtlinie IPC-2223 / Design - Richtlinie für flexible Leiterplatten. Diese
MehrFlexible- und Starrflexible Leiterplatten
Flexible- und Starrflexible Leiterplatten Gekürzte Version Lars-Olof Wallin IPC European Representative Agenda Teil 1: Hintergrund und ökonomische Berechnungen. Teil 2: Design, CAD und CAM für Flex und
MehrEltroplan Technologietag 2011 1 LEITERPLATTENTECHNIK FÜR DIE ZUKUNFT
Eltroplan Technologietag 2011 1 LEITERPLATTENTECHNIK FÜR DIE ZUKUNFT Qualitätssicherung bei Leiterplatten aus Fernost 2 10 / 2010 Inhalt 3 Vorstellung MOS Warum Handel mit China Risiken Qualitätsmanagement
MehrInsulated Metal Substrate (IMS) im Porträt. www.we-online.de/waermemanagement Seite 1
Webinar am 2. Februar 2016 Referent: Bert Heinz www.we-online.de/waermemanagement Seite 1 03.02.2016 2. Februar 2016 I 09.30 Uhr Insulated Metal Substrate (IMS) im Porträt Motorsteuerung, Stromumwandlung
MehrDie Bedingungen der richtigen Vorbereitung von Leiterplattenprojekten zur Herstellung
Die Bedingungen der richtigen Vorbereitung von Leiterplattenprojekten zur Herstellung 1. Einleitung 2. Datenformat 2.1. Allgemeine Bemerkungen 2.2. Methode der Einreichung der Dokumentation 3. Mechanische
MehrPrinted Polymer Eine Alternative zur SMD-Bestückung. www.we-online.de Seite 1
Printed Polymer Eine Alternative zur SMD-Bestückung www.we-online.de Seite 1 Referent & Inhalt Printed Polymer Möglichkeiten der Technologie Vorteile in der Anwendung Auswirkung auf Layout Unterschied
MehrIhre kostengünstigste Lösung zur Kompensierung von Tolerenzproblemen zwischen Leiterplatte und Film.
Ihre kostengünstigste Lösung zur Kompensierung von Tolerenzproblemen zwischen Leiterplatte und Film. Hauptmerkmale / Einsatzbereiche Vermessung v. Film und LP Individuelle Abstandsmessung Kalibrierungen
MehrAutomatic PCB Routing
Seminarvortrag HWS 2009 Computer Architecture Group University of Heidelberg Überblick Einführung Entscheidungsfragen Restriktionen Motivation Specctra Autorouter Fazit: Manuell vs. Autorouter Quellenangaben
MehrGet the total coverage! Enrico Lusky, Vertriebsleiter Deutschland. Mitarbeiter: 152
Enrico Lusky, Vertriebsleiter Deutschland GÖPEL electronic GmbH 2009 Get the total coverage! Gegründet: Mitarbeiter: 152 1991 in Jena Geschäftsbereiche: JTAG/ Boundary Scan Testsysteme (BST) Automatische
MehrTestverfahren in der Elektronikfertigung Möglichkeiten, Grenzen und Design-for-Test
Testverfahren in der Elektronikfertigung Möglichkeiten, Grenzen und Design-for-Test Dipl.-Ing.(FH) Mario Berger GÖPEL electronic GmbH 2012 Ablauf 1. Warum testen? 2. Zwei Testmethode, viele Testverfahren
MehrProjekt Schaltungsdesign und Leiterplattenfertigung. 3.Semester
Entwurfsprinzipien ein- und doppelseitiger Platinen Projekt Schaltungsdesign und Leiterplattenfertigung 3.Semester Seite 1 von 29 Inhaltsverzeichnis 1 Literaturquelle...4 2 Bauteilplatzierung und Layout...5
MehrHochstrom und Wärmemanagement auf der Leiterplatte Anwendungsbeispiele aus der Praxis
Hochstrom und Wärmemanagement auf der Leiterplatte Anwendungsbeispiele aus der Praxis FED Regionalgruppe Österreich zu Gast bei AT&S Leoben / Hinterberg, 14. April 2011 Harald Steininger Häusermann GmbH
MehrMultilayersysteme. Voraussetzung für die schnelle Verarbeitung hoher Datenraten. Arnold Wiemers
Multilayersysteme Voraussetzung für die schnelle Verarbeitung hoher Datenraten Arnold Wiemers Bayern Innovativ 25.01.2005 Arnold Wiemers Multilayersysteme 1 Die Kommunikationsart verändert sich über Text
Mehr05/2016 technosert electronic GmbH
05/2016 technosert electronic GmbH 1 Zahlen und Fakten 1988 Firmengründung durch Johannes Gschwandtner in Linz/Kleinmünchen, 5 MitarbeiterInnen 2000 Übersiedlung des Firmensitzes nach Wartberg/Aist 45
MehrGeschichte der Firma Endtricht
Geschichte der Firma Endtricht 4.7.1996 Gewerbeanmeldung in Kassel Constanze Endtricht - Freie Handelsvertreterin 1997 Umzug nach Calden - Westuffeln; Verlegung des Gewerbes nach Calden 1996-1999 Erste
MehrLeiterplatten für hohe Leistungen, Ströme und Temperaturen
Leiterplatten für hohe Leistungen, Ströme und Temperaturen Präambel Konstruktion & Design Beispiele Material Dr. Christoph Lehnberger Präambel Präambel Die 3 Naturgesetze der Wärmeleitung Die Wärmeleitung
MehrProjektgruppe Design. Schablonentechnik. für den Lotpastendruck. Seite 1. zollner.de
Schablonentechnik für den Lotpastendruck Seite 1 Inhaltsverzeichnis 1. Sieb- und Schablonentechnik für Lotpastendruck 2. Herstellungsprozess einer lasergeschnittenen Schablone 3. Lotpastendruckprozess
MehrAb Januar in Deutsch: Die neue Basisrichtlinie Löten IPC J-STD-001D
Ab Januar in Deutsch: Die neue Basisrichtlinie Löten IPC J-STD-001D IPC J-STD-001D legt die grundlegenden Anforderungen an gelötete elektrische und elektronische Baugruppen sowie an die Durchführung des
MehrDokumentation die ungeliebte Aufgabe Jeder Designer hat mittlerweile
Produktqualität und Qualität der Dokumentation gehen Hand in Hand. Die Leiterplattendokumentation ist daher ein Hauptbestandteil der Entwicklungsarbeit. Ohne sie erhöht sich später der Projektaufwand.
Mehr