Prozessor- und Rechnerarchitekturen (Master)

Transkript

1 Prozessor- und Rechnerarchitekturen (Master) Themen am : Was ist ein DSP? Wo werden DSPs eingesetzt? Welche Anforderungen resultieren daher an DSPs? Besonderheiten, Techniken: Filtern, FFT (Transformationen) Beispiele: DSPs von Texas Instruments, Analog Devices ProRecArc17_V7 Ulrich Schaarschmidt HS Düsseldorf, SS 2017 Literatur The Scientist and Engineer's Guide to Digital Signal Processing By Steven W. Smith, Ph.D. (genial, man kann das Buch sogar kostenfrei downloaden ansonsten 640 S. Hardcover) Doblinger, Gerhard: Signalprozessoren, Schlembach Fachverlag Wilburgstetten Hermann, Paul: Rechnerarchitektur, Vieweg Teubner Verlag, Wiesbaden, Ohm, Lüke: Signalübertragung, Springer Verlag, Berlin, McClellan, James H.; Schafer, Ronald W.; Yoder, Mark A.: Signal Processing First 2003, Pearson Education International U.G. Schaarschmidt - HS-D 2 HS Düsseldorf (c) U.Schaarschmidt 1

2 Literatur Meffert, B.; Hochmuth, O.: Werkzeuge der Signalverarbeitung 2004, Pearson Studium, processors/more-processors/dsp-dsc:dsp- DSC?fsrch=1&sr=1&pageNum=1 rithm U.G. Schaarschmidt - HS-D 3 WAS IST EIN DSP? Mikroprozessor mit besonderer Architektur und Anpassungen an die digitale Signalverarbeitung, Besondere Befehle, die aus mehreren kleinen Befehlen zusammengesetzt sind, aber gleichzeitig abgearbeitet werden, Optimierung des Datendurchsatzes, Spezialregister, die für mathematische Operationen optimiert sind, U.G. Schaarschmidt - HS-D 4 HS Düsseldorf (c) U.Schaarschmidt 2

3 EINSATZGEBIETE FÜR DSPs Audiotechnik, Bild-/Videotechnik, Kommunikationstechnik, Regelungstechnik, Luft- und Raumfahrt, Defense (z.b. Radar), Beispiele: Smartphones, Automotive, digitale Regelkreise, Echtzeitanwendungen, Active- Noise-Reduction, Machine vision and analytics, Medical Imaging, Software Defined Radio U.G. Schaarschmidt - HS-D 5 WESENTLICHE AUFGABE/ ANFORDERUNGEN AN DSP Daten einlesen, verarbeiten und ausgeben Soll häufig in Echtzeit erfolgen ( = innerhalb vorgegebener Zeitschranken) Signalverarbeitung optimieren: Filtern (nicht-rekursiv: IIR, rekursiv: FIR) Berechnung mehrerer Filter-Taps gleichzeitig MAC (Multiply, Accumulate) DFT, weitere Transformationen U.G. Schaarschmidt - HS-D 6 HS Düsseldorf (c) U.Schaarschmidt 3

4 BESONDERHEITEN VON DSP Spezieller Befehlssatz (Instruction Set): MAC, grundsätzlich: Mathematik, Data Instructions: Saturation Arithmetic (Überläufe verhindern, z.b. aufgrund von Instabilität), Architektur: modifizierte Harvard-Architektur, Gleichzeitiges Lesen von 2 *Daten und 1* Code, Signalausschnitt ( laufende Fensterung): -> Ringpuffer (Circular Buffers) U.G. Schaarschmidt - HS-D 7 FILTERN MAC (multiply accumulate) Zwischenspeichern in Accumulator Register, Durchführung in höchstens 1 Zyklus -> beschleunigt Berechnung der diskreten Faltung (-> FIR, IIR) Data Instructions: Saturation Arithmetic (z.b. bei IIR-Filter sinnvoll) Ringspeicher (Circular Buffer, -> FIFO) U.G. Schaarschmidt - HS-D 8 HS Düsseldorf (c) U.Schaarschmidt 4

5 DFT WITH DSP DFT: Radix-2: Motivation: Reduzierung des Rechenaufwands von Ο(M2) auf Ο(M log2(m)) Combinations -> Butterfly Algorithmus Bsp.: 8 Input-Samples -> 3 Stages (später!) Bit-reversal addressing (FFT) MAC Operations Nächste Folie U.G. Schaarschmidt - HS-D 9 DFT: Sdk= sd(n) WMknM 1n=0 mit WM= e j2πf,m=gerade. -> Zerlegung der Fourier- Transformation in gerade und ungerade Adressen: Dies kann log2(m) mal durchgeführt werden! (M ist U.G. Schaarschmidt Zweierpotenz) - HS-D 10 HS Düsseldorf (c) U.Schaarschmidt 5

6 Butterfly - Algorithmus U.G. Schaarschmidt - HS-D 11 Modifizierte Harvard-Architektur Instruction Cache -I/O Controller -Data und Program Memory -Busse U.G. Schaarschmidt - HS-D 12 HS Düsseldorf (c) U.Schaarschmidt 6

7 DSPs im Überblick Texas Instruments: TMS 32C20, 25, 30, ; C6000: C66x, C5000: C55x Analog Devices: TigerSHARC, Blackfin; (NXP, Freescale, ) oder auch DSP in Kombination mit Mikrocontrollern: Microchip U.G. Schaarschmidt - HS-D 13 Die TI C6000-Familie Leistungsstarke DSP-Familie von Texas Instruments Superskalare Architektur: VLIW Bis zu 8 Maschinenbefehle pro Taktzyklus ausführbar (C62xx/C67xx) C66x world's fastest floating point DSP core with devices ranging from single core C6652 to octal core C6678 and supporting core speeds up to 1.4GHz C674x energy efficient floating point DSP with power consumption < 1W C64x single and multicore fixed point DSPs with speeds up to 1.2 GHz U.G. Schaarschmidt - HS-D 14 HS Düsseldorf (c) U.Schaarschmidt 7

8 Die optimierte C6000-Familie Best in-class GFLOPS/W 456Mhz to 1.4GHz Single to octal core U.G. Schaarschmidt - HS-D U.G. Schaarschmidt - HS-D 16 HS Düsseldorf (c) U.Schaarschmidt 8

9 C wofür? Avionics and defense, Machine vision and analytics, Grid infrastructure, Medical imaging, Software defined radio (SDR), Communications Systems, Embedded and Cloud Analytics, Multimedia Infrastructure U.G. Schaarschmidt - HS-D U.G. Schaarschmidt - HS-D 18 HS Düsseldorf (c) U.Schaarschmidt 9

10 U.G. Schaarschmidt - HS-D U.G. Schaarschmidt - HS-D 20 HS Düsseldorf (c) U.Schaarschmidt 10

11 U.G. Schaarschmidt - HS-D 21 C6000 DSP + ARM Devices OMAP-L138 66AK2G02 66AK2E05 66AK2L06 66AK2H14 ARM core(s) 1x ARM9 (456MHz) 1x Cortex-A15 (600MHz) 4x Cortex-A15 (1.4GHz) 2x Cortex-A15 (1.2GHz) 4x Cortex-A15 (1.4GHz) # of cores (Max frequency) DSP core(s) 1x C647x (456 MHz) 1x C66x (600 MHz) 1x C66x (1.2 GHz 4x C66x (1.2 GHz) 8x C66x (1.2 GHz) DMIPS 456 2,100 19,600 8,400 19,600 Max Performance GFLOPS GMACS Shared SRAM 128 KB 1 MB 2 MB 3 MB 6 MB 1x 10/100 1x 100/1000 8x 100/1000 4x 100/1000 4x 100/1000 Ethernet 10 Gigabit Ethernet lanes -- 2 lanes Serial RapidIO Yes Unique Peripherals McASP PRU-ICSS McASP -- JESD204B DFE FFT -- Case Temperature -40 C to 100 C -40 C to 125 C -40 C to 100 C U.G. Schaarschmidt - HS-D 22 HS Düsseldorf (c) U.Schaarschmidt 11

12 Performanz-Vergleich U.G. Schaarschmidt - HS-D 23 Performanz und Anwendungen ARM + DSP performance from 456MHz to 1.2GHz, Up to 200 GFLOPS, Single core to multicore ARM Cortex-A15, Industrial Automation, Radar, Single Board Computing, Machine Vision, U.G. Schaarschmidt - HS-D 24 HS Düsseldorf (c) U.Schaarschmidt 12

13 C5000 Ultra Low Power DSP Ultra-low-power DSP Standby: 0.15 mw Active: 0.15mW/MHz DSP MHz: MHz FFT: up to 1024 pt real and complex (16bit) U.G. Schaarschmidt - HS-D 25 C5000 DSPs C5504/5 C5514/15 C5517 C553x C5545 DSP MHz 60/75/100/120/ / /100 60/100/ /150/200/240/ / / /200 MMACS 0.33 mw/mhz 0.22 mw/mhz 0.54 mw/mhz 0.15 mw/mhz 0.15 mw/mhz Power consumption (typ.) Memory 320KB, EMIF 320KB, EMIF 320KB, EMIF 320KB 320KB Chip-Support Library Chip-Support Library Chip-Support Library Chip-Support Library Chip-Support Library Software USB, LCD, SAR ADC USB, LCD, SAR ADC USB, LCD, SAR ADC, McBSP, USB, LCD, SAR ADC USB, LCD, SAR ADC McSPI Key features FFT FFT FFT FFT FFT Co-processor Audio, industrial controls, Audio, industrial controls, Audio, software defined radio, Wearables, audio, voice Wearables, audio, voice Applications portable medical devices, software defined radio portable medical devices, software defined radio vision analytics analytics, speech recognition analytics, speech recognition U.G. Schaarschmidt - HS-D 26 HS Düsseldorf (c) U.Schaarschmidt 13

14 Wofür C5000? Wearables, Audio, Portable medical devices, Voice analytics, SDR Software Defined Radio, Industrial Controls, Vision Analytics, Voice Analytics, Speech Recognition U.G. Schaarschmidt - HS-D 27 TIGER SHARC von ANALOG DEVICES SHARC = Super Harvard Architecture Single-Chip Computer (SHARC) Beispiel: ADSP-TS101S: 300 MHz 6M bits on-chip-sram (750 kbyte) 14-channel DMA Controller Multiprocessing possible U.G. Schaarschmidt - HS-D 28 HS Düsseldorf (c) U.Schaarschmidt 14

15 U.G. Schaarschmidt - HS-D U.G. Schaarschmidt - HS-D 30 HS Düsseldorf (c) U.Schaarschmidt 15

16 U.G. Schaarschmidt - HS-D 31 Ausblick: ADSP-SC589 Dual-core SHARC+ und ARM Cortex-A5 SOC U.G. Schaarschmidt - HS-D 32 HS Düsseldorf (c) U.Schaarschmidt 16