Messsysteme für den SwissFEL

Transkript

1 Messsysteme für den SwissFEL Signalauswertung mit Xilinx Virtex-5 FPGAs Embedded Computing Conference 2011 Christa Zimmerli Masterstudentin MSE Wissenschaftliche Assistentin Institut für Mikroelektronik Fachhochschule Nordwestschweiz Hochschule für Technik Steinackerstrasse 1, 5210 Windisch

2 Unser Institut Gegründet 1992 als MICROSWISS Zentrum Nord-Süd, seit 2006 Institut für Mikroelektronik IME Kompetenzzentrum der FHNW für Mikroelektronik, Embedded Systems-on-Chip, Signalverarbeitung und Übertragungstechnik Ausbildung in Bachelor und Master Produkt-orientierte Projekte mit der Industrie Mitglied von SwissT.net Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

3 Präsentationsinhalt - SwissFEL am PSI, Physik und Messabsicht, Messverfahren - Messsystem: Generic PSI ADC Carrier (GPAC) Board - Einsatz des GPAC für die Messungen am SwissFEL (Xilinx Virtex-5 FPGAs, System-on-Chip) Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

4 SwissFEL (Free Electron Laser) am PSI Technische Daten: Länge: 700m Endenergie der Elektronen: 6 Giga Elektronenvolt Wiederholungsrate: Hz # Elektronen pro Puls: Wellenlänge des Röntgenlichts nm Dauer des Röntgenpulses: 10-60fs Inbetriebnahme: 2016 Aktuell: Test-Injector am PSI Länge: 70m Quelle: Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

5 Bunch compressors Longitudinale Kompression durch 4 Dipol Magnete Quelle: Dr. Bolko Beutner, PSI Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

6 2D CMOS Sensor MT9M413 von MICRON CMOS Sensor Bunch compressor V x 1 024H = pixel - 10-bit Analog-to-Digital-Converters (ADCs) - max. 500 Bilder / Sekunde Quelle: Christopher Gerth, DESY Hamburg Quelle: Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

7 Pyroelektrische Sensoren log(e) 10pJ 1ps Quelle: 1μJ log(f) S ps Bunch length Quelle: Dr. Peter Peier, PSI Quelle: Dr. Bernhard Schmidt, DESY Hamburg Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

8 Speed Anforderungen SwissFEL Repetitionsrate: Hz 2D CMOS Sensor: - 10 Kanäle, 10-bit (Mit HW reduziert auf 5 Kanäle, 32bit) - 1 Frame = clk cycles - Für 1 Frame während 10ms (100 Hz), minimum 13 MHz am Sensor, 66 MHz beim Auslesen, 2 Gbit/s seriell übertragen Pyroelektrische Sensoren: - 5 Kanäle, 16-bit - Geschätzte Pulsbreite : 1µs - 20µs - Abtastrate : 160 MHz (6.25ns) => 160 Messwerte bei 1µs Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

9 Messverfahren Problemstellung: Zeitpunkt der Messung, Dauer und Amplitude des Signals Lösung vom PSI: Oszilloskop Threshold Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

10 Generic PSI ADC Carrier (GPAC) Board - Am PSI entwickelt ursprünglich für E-XFEL - 6 Xilinx FPGAs (Spartan 3A / Virtex-5) - Kommunikation unter FPGAs und Peripherie via plb, VME64x, SFP, Ethernet, Mezzanine 500-pin (10 Gbps/pin) Anschlüsse Quelle: PSI Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

11 Verwendung des GPAC für die Messung am SwissFEL 16MHz 80MHz 3Gbit/s 160MHz 125MHz 250MHz Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

12 Hardware / Software Co-Design in diesem Projekt Hardware Design in VHDL - Paralleles Einlesen von Daten - Signalverarbeitung (Sequentiell/Parallel) - Daten Speicherung Software Design für PowerPC 440 in C - Schreiben / Lesen von Registern zur Konfiguration und Steuerung - Serielles Auslesen von Daten - Interpretation von Benutzer Eingaben Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

13 GPAC ADC Mezzanine 1 EEPROM Jumper LEDs BPM FPGA 1 BPM FPGA 2 EEPROM Jumper LEDs ADC Mezzanine 2 ADC Others Others ADC QDR2 SRAM Memory Data Control Bus Bus Data Control Memory QDR2 SRAM DDR2 SDRAM Memory Processor Processor Memory DDR2 SDRAM ADC Clock Domain 1 Memory Serial Serial Memory ADC Clock Domain 2 GPAC Clock Domain GPAC Clock Domain Clock Domain Border Backplane FPGA System FPGA Configuration FPGA Jumper LEDs Others GPAC Clock Domain Configure all FPGAs Local interconnect Processor Memory Others Storage Jumper LEDs Compact FLASH System on Chip Power Supervision RFFE Serial Bus VME MGT Memory DDR2 SDRAM Supervision SEU FPGA RF Front- End VME SFP Ethernet PCIe Quelle: PSI Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

14 Beispiel eines Xilinx Virtex-5 FPGA, Design vom PSI Quelle: PSI Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

15 Übersicht einer Peripherie im Virtex-5 FPGA von Xilinx Register Zugriff via plb Quelle: Xilinx Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

16 Beispiel: Hardware Architektur zur Auslesung von Pyrosensoren Quelle: PSI/IME Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

17 Beispiel: Schnittstelle zum Benutzer - Software für PowerPC 440 in Memory gespeichert (Von Xilinx Generiertes Linker File für das Memory Mapping) - Zugriff auf Register durch Basisadresse + Offset - Kommunikation mit GPAC via VME (Versa Module Eurocard) Bus; Zugriff mit IOC (In Out Controller), VXWorks: Betriebssystem, EPICS: SW-Kontrollsystem - GPAC als Stand-Alone: Linux auf SYS FPGA, EPICS laden Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

18 Zusammenfassung / Ergänzungen - Messverfahren Oszilloskop sehr nützlich bei Ungewissheit - GPAC Anwendungen: E-XFEL, SwissFEL, - HW/SW Co-Design: In diesem Projekt momentan keine Algorithmen in SW Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch

19 Fragen? Kontakt Christa Zimmerli Fachhochschule Nordwestschweiz Institut für Mikroelektronik +41 (0) Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch