Entwicklung mit Xilinx-FPGAs

Transkript

1 Entwicklung mit Xilinx-FPGAs FZJ - ZEL - Abteilung für Experimentsysteme und Kommunikationstechnik (Harald Kleines) Motivation Technologie Entwicklungsprozeß DAQ in der Hadronenphysik Projekte im FZJ mit SoC 1

2 3. Generation DAQ an COSY GigabitEthernet EMS-Server auf diskless Industrie-PCs (ipc) GigabitLink ipc ipc Auslesen durch propietären optischen GigabitLink (Koop. Fa.SIS) Crate Controller Crate Controller (Arbitrierung, Readout und Synchronisation) ohne CPU auf Basis von Xilinx Spartan FPGA Optimierter LVDS-Bus für Data Aquisation Module 2

3 Bisheriges Crate Controller-Board 3

4 »System on a Chip«SoC: Integration von Rechnersystem + Applikation in einem Chip Typische Realisierung: Komplexer FPGA mit integriertem Prozessor Applikationsspezifische Hardware als Softcores Betriebssystem Applikationsprogramm Bootprogramm CPU RAM FPGA konfig. Hardware - Hohe Integrationsdichte - Reduktion von Layoutproblemen (GHz) - Flexibilität => höhere Stückzahlen von PCBs LAN Softcore 4

5 Projekt1: Blockschaltbild Crate Controller RS232 RAM 128MB GBit Ethernet Trigger IOs L V FIFO 8K W Virtex-II Pro D S F1 Präzisionstimer B u SysACE JTAG s CF Card 5

6 SoC-Designprozeß Übersicht arbeitsteilige Organisation intensive Kommunikation an Schnittstellen fachübergreifende Kompetenz 6

7 Neues Crate Controller Board 7

8 FGPAs in der Abt.Exp.System & Kommunikationstechnik Status und Ausblick Systemcontroller Virtex 4, 1x Fiber Link 1Gb durch Add-On Board neu: Virtex 5LX60T, 2x 2GBs Fiber Link PCIe 1x, 2Gbs Fiber Link Boards z.zt. in Entwicklung PCIe 1x, 1Gbs Fiber Link PCIe 4x, 10Gbs Fiber Link µtca PCIe 4x, 10Gbs Fiber Link µtca PCIe 4x, QDC µtca PCIe 4x, TDC 8

9 In enger Zusammarbeit Uni Uppsala FPGA-Gruppe Abteilung für Detektorsysteme Abteilung für Experimentsysteme und Kommunikationstechnik 9

10 Ende

11 SoC-Technologie komplexe FPGAs mit Hardcore-CPU sowie unterstützenden Hardcores ermöglichen System on a Chip : Verlagerung der meisten Busse in den Chip Integration (fast) aller Funktionseinheiten des embedded Computers auf einen Chip Integration ZEL-eigener Funktionseinheiten auf diesen Chip (FPGA- Gruppe, DSP-Module, Segmentierungshardware etc... ) und Anbindung an internen CPU-Bus PPC-Prozessor -> Linux als Standard-Betriebssystem nutzbar, darauf kann EMS portiert werden (Montavista Linux) Hardwareentwicklung im FPGA - Module, Cores, System (ISE, EDK) Betriebssystemgenerierung und Anpassung für eigene Hardware, Softwareportierung (Montavista Linux) 11

12 Crate 12

13 Zwei Industrie-PCs mit propietärem GigaLink 13

14 Fortentwicklung des Crate Controllers Vereinfachung der DAQ-Architektur CPU, Betriebssystem und EMS-Server auf Crate Controller Verstärkte Nutzung von Standard- Technologien (Betriebssystem, Netzwerk, Bus) Erweiterung des ZEL Know-How in System on a Chip : Einstieg in wichtige Schlüsseltechnologie PCs mit EMS- Programm, Unix propietärer LVDS-Bus PCs sind diskless je ein propietärer GigLink pro Crate und PC keine CPU im Crate 14

15 Blockschaltbild Crate Controller 15