Inh. Dipl. Ing. Mario Blunk Buchfinkenweg Erfurt / Deutschland

Größe: px

Ab Seite anzeigen:

Download "Inh. Dipl. Ing. Mario Blunk Buchfinkenweg Erfurt / Deutschland"

Luisa Gehrig
vor 6 Jahren
Abrufe

1 Inh. Dipl. Ing. Mario Blunk Buchfinkenweg Erfurt / Deutschland Telefon +49 (0) info@blunk-electronic.de Internet Doc. Vers

2 Design Reviews Gutachten Beratung HW/SW-Entwicklung (Eagle, KiCad, VHDL, Verilog, Ada, Linux)

3 Agenda Tag #1 Schaltplan erstellen Netzklassen festlegen Electrical Rule Check (ERC) Schaltplan Struktur Übungen & Beratung Vorbereitung PCB-Layout Konturen Leiterplatte Paßmarken, Bohrungen Tag #2 Platzierung Bauteile Texte in Kupfer Bestückungdruck Design Rules (DRC) Lagenaufbau, Via-Typen Routing / Entflechtung Kommunikation mit Herstellern und Bestückern Tag #3 Tag #4 Projekt- & Schaltplanstruktur Übungen an modularen, hierarchischen Designs Namenskonventionen / Style Guides Einführung agile HW-Entwicklung Design for Test & Manufacturing (DFT/DFM) Scripting & Automatisierung Bauteile in Bibliothek bearbeiten/anlegen Symbole, Gehäuse, Devices Bibliothek Struktur Namenskonventionen Materialwirtschaft CAM-Prozessor Gerber/Bohrdaten Übungen & Beratung

4 Anlegen des Projektes Rechtsklick / Neues Projekt

5 Schaltplan anlegen #1 Rechtsklick auf Projektname / Neuer Schaltplan

6 Schaltplan anlegen #2

7 Zeichnungsrahmen Befehl ADD

8 Bauteile platzieren #1 Befehle ADD, USE, MOVE, DELETE, GROUP, NAME, VALUE, CHANGE, SMASH

9 Bauteile platzieren #2 Befehle NET, NAME, LABEL, SPLIT, JUNCTION, SHOW

10 Bauteile platzieren #3 Befehl INVOKE oder seitenübergreifend INVOKE V1

11 Netze Befehle LABEL, MOVE, DELETE

12 Gate Swap Befehl GATESWAP vorher nachher

13 Busse Befehle BUS, NAME, LABEL, SPLIT

14 Strukturierung

15 Schaltplan Layer Befehle DISPLAY, LAYER, CHANGE LAYER

16 Dokumentation #1

17 Dokumentation #2

18 Zeichnungsraster Befehl GRID Alternativ Grid: Strg+Alt

19 Schaltplan - Seiten Befehl EDIT.s2 Sortieren mit EDIT.s2.s1

20 Netzklassen #1 regeln Minimalwerte : Bahnbreite Befehl CLASS Via-Bohrungen Abstand zu anderen Signalen

21 Netzklassen #2 Befehle INFO, CHANGE CLASS

22 Texte #1 Befehle TEXT, INFO

23 Texte #2 Befehl TEXT >PROJEKT

24 Bauteilnamen

25 Bestückungsvarianten #1 Befehl VARIANT

26 Bestückungsvarianten #2

27 ERC Befehle ERC, ERROR

28 SKRIPTE #1

29 SKRIPTE #

30 SKRIPTE #3 Ausführung automatisch bei EAGLE Start!

31 SKRIPTE #4 Mehr zu EAGLE-Skripten hier : Scripting Tutorial

Leiterplatte Thanks to: Key Design Electronics Ltd. http://www.kdel.co.

32 Leiterplatte Thanks to: Key Design Electronics Ltd Lancaster Way, Scalby, Scarborough, YO13 0QH, England +44 (0)

33 Board erzeugen Befehl Board

34 Konturen Befehle MOVE, WIRE, SPLIT, DELETE, CIR, ARC $/ Grid metrisch / inch?

35 Metrisch vs Imperial 0.1 inch x inch gesucht = 2.54 mm y mm gegeben 0.1 inch=100 mil

36 Bohrungen #1 Befehle ADD, DELETE, MOVE

37 Bohrungen #2 Befehle COPY, DELETE, MOVE, LOCK Grid metrisch / inch?

38 Passmarken/Fiducials #1 Befehl ADD

39 Passmarken/Fiducials #2 Befehle MOVE, DELETE, COPY, LOCK PCB- Bestücker kontaktieren!

40 Passmarken/Fiducials #3 PCB- Bestücker kontaktieren!

41 Abstandsmessungen #1 Befehle MARK, MARK;

42 Abstandsmessungen #2 Befehl DIM

43 Bauteile platzieren #1 Befehle LOCK, MOVE R77, GROUP, CHANGE, ROTATE R-45, MIRROR, RATSNET

44 Bauteile platzieren #2 gespiegelt! keep out

45 Texte #1 Befehle TEXT, CHANGE - TEXT - SIZE - RATIO - LAYER

46 Texte #2

47 Texte #3

48 Board Layer Befehle DISPLAY, LAYER CHANGE LAYER

49 Sperrgebiete #1 Befehle WIRE, POLY, DELETE, MOVE, SPLIT, GROUP

50 Sperrgebiete #2 Befehle WIRE, DELETE, MOVE, SPLIT, GROUP

51 Sperrgebiete #3 Befehle POLY, DELETE, MOVE, GROUP

52 Routen #1 Befehle ROUTE, WIRE, SPLIT, RIPUP, RATSNET, MOVE VIA, CHANGE

53 Routen #2 Befehle WIRE, VIA NAME, RATSNET,...

54 Via Eigenschaften Befehle INFO, CHANGE SHAPE / DIA / DRILL

55 Aufreißen Aufreißen aller Netze: RIPUP (nicht sinnvoll!) Aufreißen aller Netze außer: RIPUP! GND +5V Aufreißen bestimmter Netze: RIPUP GPIO_* JTAG_TCK

56 Polygone #1

57 Polygone #2 Befehl POLY, RATSNEST

58 Polygone #3 Befehl RATSNET, NAME, yxz;

59 Polygone #4 Befehl CHANGE ISO / THERMAL / ORPHAN / POUR / WIDTH, xyz

60 Leitungslängen Befehl MAEANDER 50 Einstellungen max. Differenz & Gap in : DRC/MISC ULP: length

61 Autorouter #1 Ein Autorouter bedarf Vorbereitungen und Grenzen für brauchbare Ergebnisse! route alle Netze: AUTO (nicht sinnvoll) route alles außer: AUTO! GND +5V route nur: AUTO GPIO_* Verwende Sperrgbiete und Sperflächen!

62 Autorouter #2 Nicht schön, aber schnell!

63 DRC #1 Befehl DRC

64 DRC #2 Befehl DRC

65 DRC #3 Befehl DRC

66 DRC #4 Befehl DRC

67 DRC #5 Befehl DRC Via-Bohrungen größer 0,3mm ohne Lötstoplack!

68 DRC #6 von Lötstoplack befreites Via im SMD-Pad ACHTUNG:- DRC-Einstellung Clearance/Same Signals SMD-Via=0 nötig! - PCB-Bestücker kontaktieren! Lotpaste kann in Bohrung abfließen!

69 Lötstoplack vs. Vias mit Lötstoplack bedecktes Via von Lötstoplack befreites Via Nicht als Testpunkt für ICT oder FPT geeignet! PCB-Bestücker kontaktieren!

70 Multilayer PCBs 1. Bedarf Multilayer PCB? 2. Platzierung Versorgungs/Signallagen? 3. Layer Setup 4. Vias 5. Hersteller kontaktieren!

71 Lagenplatzierung #1 Signale VCC GND Signale + Abblockung + Zugang Signale + Übersprechen - Strahlung & Schirmung - Impedanz PWR/GND

72 Lagenplatzierung #2 VCC Signale Signale GND + Strahlung & Schirmung + Impedanz PWR/GND - Abblockung - Zugang Signale - Übersprechen

73 Lagenplatzierung #3 VCC GND Signale GND Signale GND + Abblockung + Übersprechen + Strahlung & Schirmung + Impedanz PWR/GND - Zugang Signale

74 Layer Setup #1 Befehl DRC Prepreg Kern

75 Layer Setup #2 Prepreg Kern Kern Prepreg Kern - 4 Lagen - 1 x Kern - 2 x Prepreg - 6 Lagen - 2 x Kern - 3 x Prepreg 1+2* *3+14*15+16

76 Vias through (durchgehend) buried (vergraben) blind (Sackloch) micro (nur von außen zur nächsten Lage) (1+2*15+16) 1+(2*15)+16 [15:1+2*15+16] [1+2*15+16:15]

77 Routen von Innenlagen Blind-Via von Top nach Layer 2 Buried-Via von Layer 2 nach Layer 15 Blind-Via von Layer 15 nach Layer 16 Through-Via von Top nach Bottom Testpunkte für ICT, FPT,?

79 Dokumentation #1 Layer 21/22 und 51/52 Befehle: SMASH, MOVE, GROUP, CHANGE - SIZE - RATIO vorher: nachher:

80 Dokumentation #2 Layer 51/52 (tdocu / bdocu) Befehle: TEXT, WIRE, MOVE, GROUP, CHANGE TEXT / SIZE / RATIO

81 Dokumentation #3 Layer 21/22 (tplace / bplace)

82 Dokumentation #4 Zeichnungsrahmen Layer 48 (Document) Befehle: ADD, MOVE, GROUP

83 Materialliste (BOM) & Netzliste... Datei/Export/Import/... RUN bom RUN export-ict-netlist-pad-coordinates RUN ipc-d-356 RUN statistic-brd - Bestückungsvarianten - Export aus BRD/SCH - Sonderzeichen

84 Bibliothek Aufbau #1

85 Bibliothek Aufbau #2

86 Bibliothek Aufbau #3

87 Symbole bearbeiten Befehle: WIRE, PIN, TEXT, CHANGE - DIR - FONT - SIZE

88 Gehäuse bearbeiten Befehle: LAYER, PAD, SMD, WIRE, MOVE, GROUP, DEL, NAME, CHANGE

89 Langlöcher #1 Befehle: PAD, WIRE, NAME Layer Millings PCB-Hersteller benachrichtigen!

90 Langlöcher #2 PCB-Hersteller benachrichtigen!!!! INNENLAGEN BEACHTEN!!!

91 Device anlegen Befehle: ADD, PAC, CON, PRE, ATTR, VAL ON/OFF

93 EMS Fa. Technikron Inh. Ronald Nehring Berlin / Deutschland Tel. +49 (0) service@technikron.de Jenaer Leiterplatten GmbH Prüssingstraße Jena

94 CAM-Prozessor #1

95 CAM-Prozessor #2

96 CAM-Prozessor #3

97 CAM-Prozessor #4

98 CAM-Prozessor #5 Änderungen in Datei eagle.def (Version 7.x) [EXCELLON] Type = DrillStation Long = "Excellon drill station, coordinate format 2.5 inch" Init = "%%\nm48\nm72\n" Reset = "M30\n" ResX = ResY = ;Rack = "" DrillSize = "%sc%0.5f\n" ; (Tool code, tool size) AutoDrill = "T%02d" ; (Tool number) FirstDrill = 1 BeginData = "%%\n" Units = Inch Select = "%s\n" ; (Drill code) Drill = "X%1.0fY%1.0f\n" ; (x, y) Info = "Drill File Info:\n"\ "\n"\ " Data Mode : Absolute\n"\ " Units : 1/10000 Inch\n"\ "\n"

PentaLogix ViewMate Helmut Mendritzki Software-Beratung-Vertrieb Dahlienhof 1 25462 RELLINGEN / GERMANY Tel.

99 PentaLogix ViewMate Helmut Mendritzki Software-Beratung-Vertrieb Dahlienhof RELLINGEN / GERMANY Tel.: +49 (0) Fax: +49 (0) Mobile: +49 (0) mendritzki@aol.com Web:

100 Gerbv

101 Literatur #1 Printed Circuit Board Design Techniques for EMC Compliance: A Handbook for Designers (IEEE Press Series on Electronics Technology)

102 Literatur #2 Joachim Franz EMV Störungssicherer Aufbau elektronischer Schaltungen ISBN

103 Boundary Scan System M-1 Erkennung von Fertigungsfehlern, Inbetriebnahme und Test von Prototypen und Systemen? OpenSource Boundary Scan / JTAG Was ist Boundary Scan?

Links PCB Herstellung: www.q-print.de (Prototypen) www.jlp.

104 Links PCB Herstellung: (Prototypen) (Serienfertigung) Bauteil-Lieferanten und EMS:

105 Danke für Ihre Aufmerksamkeit!

Ähnliche Dokumente

Inh. Dipl. Ing. Mario Blunk Buchfinkenweg 3 99097 Erfurt / Deutschland

Inh. Dipl. Ing. Mario Blunk Buchfinkenweg 3 99097 Erfurt / Deutschland Telefon 0176 2904 5855 / 0361 6022 5184 Email mario.blunk@blunk electronic.de Internet www.blunk electronic.de Doc. Vers. 8 CadSoft