Anleitung für VHDL tools

Transkript

1 Anleitung für VHDL tools Harald Affenzeller V Harald.Affenzeller@fh-hagenberg.at Hagenberg, 14. Oktober 2003 Zusammenfassung Dieses Dokument stellt eine Anleitung zur Verwendung von eingesetzten Tools in Zusammenhang mit VHDL dar. Dabei werden die Möglichkeiten zur Skriptunterstützten Arbeit bevorzugt betrachtet. Auch eine Zusammenfassung der notwendigen Arbeitsschritte, die zur Programmierung des Xilinx Spartan II bzw. des optionalen Speicherchips notwendig sind, ist enthalten. Inhaltsverzeichnis 1 Modelsim do-files 4 2 Leonardo tcl-files Leonardo tcl-file bit-File Generierung FPGA-Programmierung mit Impact Impact Batch-File Manuelles Programmieren des Xilinx Spartan II mit Project Navigator Programmstart Neues Projekt öffen

2 3.3 Quelldatei hinzufügen ucf-Datei hinzufügen Einstellungen festlegen - Teil Einstellungen festlegen - Teil Programming File erstellen Starten des Download Managers (Impact) Operation Mode Selection Boundary-Scan Mode Boundary-Scan Mode Selection Boundary-Scan Chain Contents Summary Assign New Configuration File Ziel auswählen Starten des Programmiervorgangs Manuelles Programmieren des Speichers XC18V02 für den Xilinx Spartan II mit Project Navigator Projekt anlegen Einstellungen festlegen - Teil Programming File erstellen Starten des Download Managers (Impact) Operation Mode Selection Prepare Configuration Files Prepare PROM Files Specify Xilinx Serial PROM device File Generation Summary Add Device File Add Device File Add Device File - End PROM File Generation Initialize Chain Assign New Configuration File Assign New Configuration File - Teil Programmieren Abbildungsverzeichnis 1 Kontextmenü New Project Hinzufügen der Quelldatei Hinzufügen der.ucf-datei Festlegen der Einstellungen - Teil Harald Affenzeller Seite 2

3 5 Festlegen des Start-Up Clocks: JTAG Operation Mode Selection Boundary-Scan Mode Boundary-Scan Mode Selection Boundary-Scan Chain Contents Summary Assign New Configuration File Tätigkeit Programmieren auswählen Tätigkeit Programmieren starten Festlegen des Start-Up Clocks: CCLK Operation Mode Selection - PROM programming Prepare Configuration Files Prepare PROM Files Specify Xilinx Serial PROM device Add Device Assign New Configuration File Harald Affenzeller Seite 3

4 1 Modelsim do-files Ein do-file dient zum Automatisieren des Simulationsablaufes mit Modelsim. Im nachfolgenden ist ein do-file angegeben, welches grundsätzliche Funktionalitäten abdeckt und somit als allgemeine Vorlage verwendet werden kann. Spezielle Formatierungen von waves können im Wave-window gespeichert und anschließend in das do-file eingebunden werden. Somit können spezielle Einstellungen für Signale in jedem Simulationsablauf erzeugt werden. Dies ist selbstverständlich auch für alle anderen Darstellungen (z.b. List) möglich. # # Modelsim macro file # # # (1) compile # # Packages vcom -93../src/GlobalPack-p.vhd vcom -93../src/DecoderPack-p.vhd # Entities and architectures vcom -93../src/StrobeGen20ms-e.vhd vcom -93../src/StrobeGen20ms-Rtl-a.vhd vcom -93../src/GPSDecoder-e.vhd vcom -93../src/GPSDecoder-Rtl-a.vhd vcom -93../src/Wrapper-e.vhd vcom -93../src/Wrapper-Rtl-a.vhd # Testbench vcom -93../src/WrapperTb-Bhv-ea.vhd # # (2) simulate / load design # vsim work.wrappertb(bhv) # # (3) open other windows # add list * add wave -r /* # # run / debug # run 61 ms WaveRestoreCursors {0 ns} WaveRestoreZoom {0 ns} {61 ms} Harald Affenzeller Seite 4

5 2 Leonardo tcl-files Der Synthesevorgang kann mit Hilfe eines TCL-Scripts automatisiert werden. Als besonderer Bonus ist das erstellen des Placement & Routing des Xilinx Design Managers sowie die Configuration mit Impact in einem Arbeitsschritt möglich. Nachfolgend werden die dazu nötigen Dateien beispielhaft gezeigt. 2.1 Leonardo tcl-file Nachfolgendes File führt den kompletten Synthesevorgang mit den erforderlichen Einstellungen. Weiters erfolgt das Placement & Routing sowie die Configuration. GPSDecoder.tcl # # LEONARDO script file # ######################### # Set working directory # ######################### set_working_dir U:/GPSDecoder/synlayLeoXc2s150pq208 ############## # Technology # ############## # characterize the FPGA for which we design set part 2s150pq208 set process 6 set wire_table xis2150-6_avg # Map IOB Registers set virtex_map_iob_registers TRUE load_library xis2 ######### # Input # ######### read -technology "xis2" {../src/globalpack-p.vhd../src/decoderpack-p.vhd../src/strobegen20ms-e.vhd../src/strobegen20ms-rtl-a.vhd../src/gpsdecoder-e.vhd../src/gpsdecoder-rtl-a.vhd../src/wrapper-e.vhd../src/wrapper-rtl-a.vhd } pre_optimize -common_logic -unused_logic -boundary -xor_comparator_optimize Harald Affenzeller Seite 5

6 pre_optimize -extract ############ # Optimize # ############ optimize.work.wrapper.rtl -target xis2 -chip -area -effort standard -hierarchy flatten optimize_timing.work.wrapper.rtl ########## # Report # ########## report_area -cell_usage -all_leafs report_delay -num_paths 1 -critical_paths -clock_frequency ########## # Output # ########## auto_write -format EDIF./Wrapper-Rtl-a.edif ####################### # Placement & Routing # ####################### place_and_route./wrapper-rtl-a.edif -target xis2 -part 2s150pq208 -speed_grade 6 -exe_ ################# # Configuration # ################# exec impact -batch./impact.prm 2.2.bit-File Generierung Diese Datei wird im Leonardo tcl-script bei Placement & Routing aufgerufen. Hierbei ist zu beachten, dass der korrekte Startup-Clock ausgewählt wurde. Zur Programmierung des Spartan II wird der JTAG Clock verwendet. BitgenJTAG.prm -g StartupClk:JtagCLK ConfigurationBitstream.bit Zur Programmierung des Speichers XC18V02 wird der CCLK Clock verwendet. BitgenCCLK.prm -g ConfigurationBitstream.bit 2.3 FPGA-Programmierung mit Impact Diese Datei wird im Leonardo tcl-script bei Configuration aufgerufen. Die nachfolgenden Einstellungen gelten für ein Chain mit nur einem Device, das sich an Position 1 befindet. Harald Affenzeller Seite 6

7 Impact.prm setmode -bscan setcable -port auto adddevice -position 1 -file ConfigurationBitstream.bit info program -position 1 quit Impact Batch-File Zur automatischen Programmierung des FPGA kann bei vorhandenem.bit-file das Impact mittels einem Batch-File gestartet werden. Dabei wird das im Kap. 2.3 dargestellte Script-File verwendet. Die Batchdatei sieht folgendermaßen aus: configure.bat impact -batch./impact.prm Harald Affenzeller Seite 7

8 3 Manuelles Programmieren des Xilinx Spartan II mit Project Navigator Programmstart Starten des Tools Xilinx ISE 5 Project Navigator aus dem Startmenü. Falls schon mit dem Programm gearbeitet wurde, so wird das letztverwendete Projekt geöffnet. 3.2 Neues Projekt öffen Im Menü File mittels Eintrag New Project erscheint das Kontextmenü aus Abb. 1. Abbildung 1: Kontextmenü New Project Dabei sind der Projektname sowie das Projektverzeichnis entsprechend dem aktuellen Projekt festzulegen, die Einstellungen für den Spartan II sind aus Abb. 1 ersichtlich. 3.3 Quelldatei hinzufügen Hierbei wird die vom Synthesetool generierte.edf-datei in das aktuelle Projekt hinzugefügt. Hierbei wird, wie in Abb. 2 gezeigt, mit der rechten Maustaste auf den FPGA geklickt und Add Source... ausgewählt. Es ist dabei zu beachten, dass das richtige Quellverzeichnis verwendet wird, da vom Project Navigator immer das zuletzt verwendete Verzeichnis vorgeschlagen wird. Harald Affenzeller Seite 8

9 3.4.ucf-Datei hinzufügen Abbildung 2: Hinzufügen der Quelldatei Hierbei wird mit der rechten Maustaste auf die eingefügte edf-datei geklickt und wiederum Add Source..., wie in Abb. 3 gezeigt, selektiert und anschließend die.ucf-datei ausgewählt. Harald Affenzeller Seite 9

10 Abbildung 3: Hinzufügen der.ucf-datei Harald Affenzeller Seite 10

11 3.5 Einstellungen festlegen - Teil 1 Nun wird mit der linken Maustaste auf die Quelldatei geklickt und das Processes for Current Source - Fenster erscheint wie in Abb. 4 gezeigt. Mit der rechten Maustaste wird auf Generate Programming File geklickt und Properties selektiert. Abbildung 4: Festlegen der Einstellungen - Teil 1 Harald Affenzeller Seite 11

12 3.6 Einstellungen festlegen - Teil 2 Im Reiter Startup options ist für die direkte Programmierung des Spartan II im Feld FPGA Start-Up Clock der Punkt JTAG Clock wie in Abb. 5 auszuwählen und bestätigen. Abbildung 5: Festlegen des Start-Up Clocks: JTAG 3.7 Programming File erstellen Im Processes for Current Source - Fenster wird mit der rechten Maustaste auf Generate Programming File geklickt und Run ausgewählt. Nun wird die Bitdatei zur Programmierung des FPGA erstellt. 3.8 Starten des Download Managers (Impact) Mit der rechten Maustaste auf textttgenerate PROM, ACE, or JTAG File im Processes for Current Source - Fenster klicken und Run auswählen. Nun startet der Download Manager. 3.9 Operation Mode Selection WICHTIG: Vor allen nachfolgenden Schritten muss der FPGA zur Programmierung angeschlossen und die Stromversorgung des FPGA eingeschaltet sein. Es darf kein zweiter Download Manager geöffnet sein, da sonst die Schnittstelle blockiert wird. Der Jumper JP1 muss entfernt sein. Abb. 6, Weiter drücken. Harald Affenzeller Seite 12

13 Abbildung 6: Operation Mode Selection Harald Affenzeller Seite 13

14 3.10 Boundary-Scan Mode Abb. 7, Weiter drücken. Abbildung 7: Boundary-Scan Mode Harald Affenzeller Seite 14

15 3.11 Boundary-Scan Mode Selection Abb. 8, Fertig stellen drücken. Abbildung 8: Boundary-Scan Mode Selection Harald Affenzeller Seite 15

16 3.12 Boundary-Scan Chain Contents Summary Abb. 9, OK drücken. Abbildung 9: Boundary-Scan Chain Contents Summary Harald Affenzeller Seite 16

17 3.13 Assign New Configuration File Falls neben dem Spartan II zusätzlich noch ein Speicher in der Gerätekette vorhanden ist, muss bei Aufforderung zur Auswahl eines Configuration files auf Abbrechen geklickt werden. Nun wird die gewünschte Quelldatei (*.bit) ausgewählt und geöffnet, wie in Abb. 10 dargestellt. Abbildung 10: Assign New Configuration File Harald Affenzeller Seite 17

18 3.14 Ziel auswählen Der gewünschte Baustein wird nun ausgewählt (mittel Klick der linken Maustaste) und mit der rechten Maustaste das Kontextmenü aufgemacht, wobei Program... wie in Abb. 10 ausgewählt wird. Abbildung 11: Tätigkeit Programmieren auswählen Harald Affenzeller Seite 18

19 3.15 Starten des Programmiervorgangs Der Programmiervorgang wird mit den Einstellungen von Abb. 12 gestartet. Nach erfolgreichem Programmieren steht der Anwendung des FPGA nichts mehr im Wege. Abbildung 12: Tätigkeit Programmieren starten Harald Affenzeller Seite 19

20 4 Manuelles Programmieren des Speichers XC18V02 für den Xilinx Spartan II mit Project Navigator 5 Wesentliche Unterschiede zur direkten Programmierung des Spartan II ist die Verwendung des CCLK-Clocks (max. 15 MHz, 1 MHz für schnelles, problemloses programmieren) sowie die zusätzlich nötige Generierung einer.mcs-datei. 4.1 Projekt anlegen Die ersten 5 Schritte sind mit jenen zur Programmierung des FPGA identisch und können in Kap. 3 nachgelesen werden. 4.2 Einstellungen festlegen - Teil 2 Im Reiter Startup options ist für die direkte Programmierung des PROM XC18V02 des Spartan II im Feld FPGA Start-Up Clock der Punkt CCLK Clock wie in Abb. 13 auszuwählen und bestätigen. Abbildung 13: Festlegen des Start-Up Clocks: CCLK Harald Affenzeller Seite 20

21 4.3 Programming File erstellen Im Processes for Current Source - Fenster wird mit der rechten Maustaste auf Generate Programming File geklickt und Run ausgewählt. Nun wird die Bitdatei zur Programmierung des FPGA erstellt. 4.4 Starten des Download Managers (Impact) Mit der rechten Maustaste auf textttgenerate PROM, ACE, or JTAG File im Processes for Current Source - Fenster klicken und Run auswählen. Nun startet der Download Manager. 4.5 Operation Mode Selection WICHTIG: Vor allen nachfolgenden Schritten muss der FPGA zur Programmierung angeschlossen und die Stromversorgung des FPGA eingeschaltet sein. Es darf kein zweiter Download Manager geöffnet sein, da sonst die Schnittstelle blockiert wird. Der Jumper JP1 muss entfernt sein. Abb. 14, Weiter drücken. Harald Affenzeller Seite 21

22 Abbildung 14: Operation Mode Selection - PROM programming Harald Affenzeller Seite 22

23 4.6 Prepare Configuration Files Hier wird das Ziel der Programmierung ausgewählt => PROM. Abb. 15, Weiter drücken. Abbildung 15: Prepare Configuration Files Harald Affenzeller Seite 23

24 4.7 Prepare PROM Files Hier werden genaue Angaben zum PROM eingestellt. PROM file name und Location sind entsprechend dem aktuellen Projekt einzustellen. Die weiteren Einstellungen sind aus Abb. 16 zu entnehmen. Weiter drücken. Abbildung 16: Prepare PROM Files Harald Affenzeller Seite 24

25 4.8 Specify Xilinx Serial PROM device Hier erfolgt die Auswahl des verwendeten PROMs, worauf anschließend auf Add zu klicken ist. Vgl. Abb. 17, Weiter drücken. Abbildung 17: Specify Xilinx Serial PROM device Harald Affenzeller Seite 25

26 4.9 File Generation Summary Die bisher getroffenen Einstellungen werden nun zusammengefasst, Weiter drücken Add Device File In diesem Dialogfeld erfolgt die Auswahl des im Project Navigator erstellten Bitfiles. Anschließend Weiter drücken Add Device File Nun wird von Impact gefagt, ob ein weiteres Design file erstellt werden soll, was verneint wird. Abb. 18, Abbildung 18: Add Device 4.12 Add Device File - End Fertigstellen drücken PROM File Generation Die Frage Do you want to generate file now? wird mit Ja beantwortet Initialize Chain Im Reiter Boundary Scan von Impact mit der rechten Maustaste auf das Arbeitsfeld klicken und im Kontextmenü Initialize Chain auswählen. Anschließend erhält man eine Meldung, in welcher die gefundenen Geräte aufgeführt werden und bestägtigt diese mit OK. Harald Affenzeller Seite 26

27 4.15 Assign New Configuration File Nun wird von Impact gefagt, mit welcher.mcs - Datei das PROM programmiert werden soll. Hierbei wird die entsprechende Datei ausgewählt geöffnet. Abb. 19, Abbildung 19: Assign New Configuration File 4.16 Assign New Configuration File - Teil 2 Die Auswahl eines Bitfiles für den Spartan II wird mit Abbrechen beantwortet Programmieren Der PROM kann nun mit rechter Maustaste, Programmieren programmiert werden, womit der Vorgang abgeschlossen ist. Das Programmieren des Spartan II über das PROM erfolgt dahingehend, das vor dem Einschalten der Stromversorgung der Jumper JP1 gesetzt wird. Mit dem Anlegen einer Versorgungsspannung lädt sich der FPGA die Daten aus dem PROM und ist nach ca. 1 Sekunde funktionsbereit. Harald Affenzeller Seite 27