Prozessor- und Rechnerarchitekturen (Master)

Transkript

1 Prozessor- und Rechnerarchitekturen (Master) Themen am : Green IT, Energiesparen bei Computersystemen / eingebetteten Systemen / Prozessoren / weitere ATOM, ARM-Amulet Ulrich Schaarschmidt HS Düsseldorf, SS 2018 Literaturhinweise (die Reihenfolge stellt KEINE Wertung dar!) Furber, Steve: ARM system-on-chip architecture 2nd Edition 2000, Pearson Education Stromverbrauch-Leistungsaufnahme,testberichte html U.G. Schaarschmidt - HS-D 2 HS Düsseldorf (c) U.Schaarschmidt 1

2 Literaturhinweise (die Reihenfolge stellt KEINE Wertung dar!) Oberschelp, W.; Vossen, G.: Rechneraufbau und Rechnerstrukturen 10., überarbeitete und erweiterte Auflage 2006,Oldenbourg Verlag München Wien Patterson, David A.; Hennessy, John L.: Rechnerorganisation und Rechnerentwurf (Die Hardware/Software-Schnittstelle) 2011, 4. vollständig überarbeitete Auflage, Oldenbourg Verlag München AMULET3i - an Asynchronous System-on-Chip October 18th U.G. Schaarschmidt - HS-D 3 Literaturhinweise (die Reihenfolge stellt KEINE Wertung dar!) Herrmann, Paul: Rechnerarchitektur (Aufbau, Organisation und Implementierung, inklusive 64-Bit-Technologie und Parallelrechner) 2011, 4. akt. + erw. Auflage Vieweg + Teubner Verlag ( Schneider, Uwe; Werner, Dieter (Hrsg.): Taschenbuch der Informatik 4. Auflage, 2001, Fachbuchverlag Leipzig im Carl Hanser Verlag Furber; Garside; Gilbert: AMULET3i: A High- Performance Self-Timed ARM Mikroprocessor U.G. Schaarschmidt - HS-D 4 HS Düsseldorf (c) U.Schaarschmidt 2

3 Literaturhinweise (die Reihenfolge stellt KEINE Wertung dar!) Tanenbaum, Andrew S.: Computerarchitektur (Strukturen-Konzepte-Grundlagen) 2006, 5. Auflage Pearson Studium ( (designer s community) Hrg.: Matthias Sturm: The embedded word TECHNOLOGY REPORT 2010 Embedded world conference / Weka Fachmedien Werner, H; GH/Uni Kassel, FB 17, Mathematik / Informatik (WS1997/98) Grundzüge der Informatik 8 Speicherung U.G. Schaarschmidt - HS-D 5 Literatur U.G. Schaarschmidt - HS-D 6 HS Düsseldorf (c) U.Schaarschmidt 3

4 Intel Pressemitteilungen zu Intel ATOM x - Prozessoren Diese kleinen Prozessoren bieten exzellente Leistung für unterwegs und benötigen nur wenig Energie. Sie können auf Ihrem Mobilgerät mehrere Aufgaben gleichzeitig ausführen, etwa spannende Games oder die Produktion eindrucksvoller Bilder. Integrierte Sicherheitsfunktionen tragen zum Schutz vor Malware und Identitätsdiebstahl bei und verbessern die Sicherheit Ihrer Daten U.G. Schaarschmidt - HS-D 7 Intel Pressemitteilungen zu Intel ATOM x5 + x7 - Prozessoren Intel Atom x5 und x7 Prozessoren erleichtern das Leben mit topaktueller Funktionalität. Die Kontexterkennungsfunktion ( Context Aware ) nutzt Sensoren und Informationen aus der Cloud, um die der aktuellen Situation entsprechenden Inhalte und Einstellungen bereitzustellen, etwa dass der Beschleunigungsmesser Ihre Bewegungen automatisch verfolgt, sobald Sie zu gehen beginnen U.G. Schaarschmidt - HS-D 8 HS Düsseldorf (c) U.Schaarschmidt 4

5 ATOM x5 + x7 Prozessoren Brillante Grafikqualität Die Intel RealSense Kamera mit 3D-Erkennungstechnik legt die Messlatte für die Videoerfassung deutlich höher: Sie können zum Beispiel den Hintergrund austauschen oder 3D-Scans von Objekten oder Ihrem Gesicht erstellen. Intel Atom x5 und x7 Prozessoren unterstützen die Aufnahme von 24-MP-Standbildern und 1080p60- Videokodierung/-dekodierung. Darüber hinaus können Sie mit Intel Wireless-Display den Inhalt Ihres Tablet- Bildschirms mühelos auf Ihren Fernseher oder andere Bildschirme übertragen und so bequem auf einem größeren Bildschirm Ihre Lieblingsspiele genießen oder den im Raum Anwesenden eine Präsentation zeigen U.G. Schaarschmidt - HS-D 9 ATOM x5 + x7 Prozessoren Power Saving Die Intel Display-Power-Saving-Technik (Intel DPST) und Intel Display-Refresh-Rate- Switching-Technik (Intel DRRS-Technik) verbessern die Akkulaufzeit, so dass Sie länger arbeiten und spielen können, da die Bildschirmhintergrundbeleuchtung und Bildaktualisierungsrate situativ reduziert werden U.G. Schaarschmidt - HS-D 10 HS Düsseldorf (c) U.Schaarschmidt 5

6 Intel Pressemitteilungen zu Intel ATOM x7 Prozessoren Tablets der nächsten Generation Blitzschnelle Kommunikation und Verarbeitung 3D-Aufnahmen und Kontexterkennung U.G. Schaarschmidt - HS-D 11 Intel Atom x7-z8700 Prozessor 2 MB Cache 4 Kerne 4 Threads U.G. Schaarschmidt - HS-D 12 HS Düsseldorf (c) U.Schaarschmidt 6

7 Intel Pressemitteilungen zu Intel ATOM x5 Prozessoren Hohe Leistung für unterwegs Verbessertes Gaming Integrierte Sicherheit U.G. Schaarschmidt - HS-D 13 Intel ATOM x5-z83zz Intel Atom x5-z8330 Prozessor 2 MB L2 Cache 4 Kerne 4 Threads Intel Atom x5-z8300 Prozessor 2 MB Cache 4 Kerne 4 Threads U.G. Schaarschmidt - HS-D 14 HS Düsseldorf (c) U.Schaarschmidt 7

8 Intel Pressemitteilungen zu Intel ATOM x3 Prozessoren Leistungsstarke Smartphones Unterstützung für zwei Kameras und HD-Grafik Längere Akkulaufzeit U.G. Schaarschmidt - HS-D 15 Intel ATOM X3-C3zzz Intel Atom x3-c3200rk Prozessor 1 MB Cache 4 Kerne 4 Threads Intel Atom x3-c3130 Prozessor 512 KB Cache 2 Kerne 2 Threads U.G. Schaarschmidt - HS-D 16 HS Düsseldorf (c) U.Schaarschmidt 8

9 Intel Pressemitteilungen zu Intel ATOM C Prozessoren Intel Atom C Prozessoren für Netzwerke und Massenspeicher Mehr Leistung am Netzwerkrand Kosteneffizienter Massenspeicher Integrierte Intel QuickAssist-Technik Integriertes Intel Ethernet U.G. Schaarschmidt - HS-D 17 Intel ATOM Prozessor C3zzz Intel Atom Prozessor C MB Cache 16 Kerne 16 Threads Intel Atom Prozessor C MB Cache 8 Kerne 8 Threads Intel Atom P. C MB Cache 4 Kerne 4 Threads Intel Atom P. C MB Cache 12 Kerne 12 Threads Intel Atom Prozessor C MB Cache 2 Kerne 2 Threads U.G. Schaarschmidt - HS-D 18 HS Düsseldorf (c) U.Schaarschmidt 9

10 Intel Pressemitteilungen zu Intel ATOM x3 Prozessoren Intel Atom Prozessoren für das Internet der Dinge System-on-a-Chip (SoC) Verbraucht wenig Energie und verleiht Geräten und Gegenständen des täglichen Gebrauchs mehr Intelligenz und nützliche Eigenschaften U.G. Schaarschmidt - HS-D 19 Ergänzungen zu aktuellen Atom - Pressemitteilungen nm Core im Medfield Prozessor (für Smartphones / Tablets), hier hat sich Nokia mit Intel überworfen, deshalb ein eigenes Smartphonedesign (in 2012); dies soll mit milliwatt Powerlevel, vergleichbar mit aktuellen Smartphone-Chips, laufen nm Core Silvermont, nm Core namens Airmont, Ziel: Die ganze Palette der Prozessoren von weniger als 1 10 Watt anzusiedeln U.G. Schaarschmidt - HS-D 20 HS Düsseldorf (c) U.Schaarschmidt 10

11 Ergänzungen zu aktuellen Atom - Pressemitteilungen 2015 neue Produktreihe Atom x3 (Codename SoFIA), 3 preisgünstige SoC-Modelle mit 2 oder 4 Kernen. Ziel Smartphone, Tablets. Hierzu zugekaufte UMTS / LTE-Modems integriert. Die GPUs kommen aus der ARM-Familie Mali. Die CPU-Kerne aus der Silvermont-Mikroarchitektur. 28-nm bei TSMC. 2015, März Einführung SoC-Generation Braswell mit Dual bzw. Quad-Core-CPUs in 14-nm Technologieknoten. TDP 4,0 6,5W. Einsatz in Ultra- Netbooks und Mikroservern U.G. Schaarschmidt - HS-D 21 Intel Atom Mikroarchitekturen Sammelbezeichnung für verschiedene stromsparende Hauptprozessor- Mikroarchitekturen; sie umfasst aktuell die Generationen Bonnell, Saltwell, Silvermont und Airmont U.G. Schaarschmidt - HS-D 22 HS Düsseldorf (c) U.Schaarschmidt 11

12 Ergänzungen zu aktuellen Atom - Pressemitteilungen Benutzerfreundliche PCs innerhalb der nächsten 24 Monate, Tablett-PC-ähnliche Verbraucher-PCs für verschiedene Betriebssysteme, Mit Batterie- (Akku-) versorgung, die einen ganzen Tag hält, Quasi die Neuerfindung des PV (in-order-processing) U.G. Schaarschmidt - HS-D 23 Stromsparmechanismen Manche der Atom-Prozessoren verfügen über besonders effektive Stromsparmechanismen, durch die der sehr geringe Stromverbrauch im Leerlauf weiter gesenkt werden kann. Neben dem inzwischen bei praktisch allen Prozessoren üblichen Speedstep gibt es einen weiteren Sparmodus bei völliger Inaktivität. Bei auf Atom basierenden Netbooks ist die Akkulaufzeit beim lesen von Texten größer als beim schreiben U.G. Schaarschmidt - HS-D 24 HS Düsseldorf (c) U.Schaarschmidt 12

13 Stromsparmechanismen Bei zukünftigen Produkten, die auf dem Prozessorkern Silvermont basieren, gibt es einen weiteren Stromsparmodus, bei dem die Daten im Level-2-Cache erhalten bleiben, was den Ein- und Austritt vom und in den Energiesparmodus beschleunigt und damit noch mehr Strom spart U.G. Schaarschmidt - HS-D 25 Einschub: Hyper-Threading Hyper-Threading bzw. Simultaneous Multithreading ermöglicht eine möglichst gute Auslastung der Ausführungseinheiten eines Prozessors, wodurch die Ausführungsgeschwindigkeit je nach Anwendungsfall teilweise drastisch erhöht werden kann. Von der Pipeline-Architektur unterscheidet sich SMT dadurch, dass die Ausführung mehrerer Threads gleichzeitig möglich ist U.G. Schaarschmidt - HS-D 26 HS Düsseldorf (c) U.Schaarschmidt 13

14 Aber zu viel Energieverbrauch Dank Verringerung der Strukturbreiten (22nm): Multi-Core statt Hyper-/ Multi-Threading, Dadurch leider erhöhter Energieverbrauch, deshalb im Out of Order Design optimiert Out of Order-Execution: Möglichkeit, Maschinenbefehle in den Ausführungseinheiten eines (meist superskalaren) Prozessors in einer anderen Reihenfolge auszuführen, als sie im Programmcode stehen. Das Ergebnis muss identisch sein wie sonst Bessere Auslastung der Pipelines U.G. Schaarschmidt - HS-D 27 Und was läuft bei AMD? Bulldozer und Bobcat sind die neuen x86- Designs, die vom Grunde auf neu (quasi jungfräulich) entworfen wurden Q Ontario (im 40nm TSMC-Prozess) enthält 2 Bobcat-Cores, 1 Microsoft X11 Grafik-Kern und DDR3 Speicher; Ende 2011 sollen die ersten Prozessoren basierend auf Bulldozer (32nm GlobalFundries Prozess) für den Einsatz von Notebooks bis zum High-End-Server herauskommen U.G. Schaarschmidt - HS-D 28 HS Düsseldorf (c) U.Schaarschmidt 14

15 Was läuft bei AMD? Die ersten Mitglieder der AMD Fusion Familie bestehen aus dem 32nm Core Liano, der x86 mit Grafik-Core zusammenführt. Hierzu wird der vorhandene x86 45nm Core auf 32nm geschrumpft. Liano wird 4 x86-cores und mit 2 verschiedenen DX11 Grafik-Cores angeboten werden U.G. Schaarschmidt - HS-D 29 Und was läuft bei AMD? Bobcat: Vorgesehen für mobile System von (Massen-) Notebooks bis zu kleineren Geräten; Stromverbrauch bei 1 Watt; Halbierung der Größe und des Leistungsverbrauchs bei erreichen von 90% der Performanz, Ontario-CPU = Bobcat-Core + DirextX 11-capable Radeon-Core (Grafik-API Core; Unterstützt out-of-order execution und hat damit 20-25% mehr Performanz als in-order-chips; Mit der advanced branch-prediction zusammen, werden 2 Befehle in einem Taktzyklus erreicht U.G. Schaarschmidt - HS-D 30 HS Düsseldorf (c) U.Schaarschmidt 15

16 Prozessor- und Rechnerarchitekturen Bobcat aims at mobile systems with more architectural umph than Intel's Atom U.G. Schaarschmidt - HS-D 31 AMD Jaguar Embedded Prozessor (SoC - System on Chip) mit bis zu 4 Jaguar Kernen, GPU Core (Graphics Core Next) mit voller DirectX 11.1 Unterstützung, Controller Hub mit auf dem Die, 2MB shared L2-Cache, DDR RAM und ECC-Speicher Support, USB 3.0 und SATA 6G, U.G. Schaarschmidt - HS-D 32 HS Düsseldorf (c) U.Schaarschmidt 16

17 4 Jaguar Kerne im Flaggschiff der G-Serie von AMD U.G. Schaarschmidt - HS-D 33 Und was läuft noch bei AMD? Bulldozer: X86-Core, aber völlig neu designed, Zambezi = 4 8 Bulldozer-Cores /no graphics, 2 integer execution pipelines mit je 16kB L1 Daten- Cache + 1 shared floating point unit teilen sich 64 kbyte Befehls-Cache 4 instructions/clock cycle, Die FP-unit hat bit-MAC units implementiert ( DSP-Fähigkeiten) >2,3 GHz clock, 80% Zeitgewinn durch die 2. Int.-Pipeline, (Intel s simultanes Multithreading soll nur <20% Gewinn bringen), U.G. Schaarschmidt - HS-D 34 HS Düsseldorf (c) U.Schaarschmidt 17

18 Prozessor- und Rechnerarchitekturen Bulldozer marries two integer and one shared floating point units U.G. Schaarschmidt - HS-D 35 AMD FX 6100 (Bulldozer- Architektur) Sechskern-CPU, 3,3 GHz, mit guter Kühlung bis 3,6 GHz, Sockel AM3+, mit AMD-900-Chipsatz MB, Zu Modulen zusammengefasste Dual-Core- Einheiten, die allerdings nicht wie eigenständige Rechenkerne ausgerüstet sind, sondern sich einige Einheiten, wie z.b. L2- Cache und Gleitkommaeinheit teilen. Erreicht dadurch 80 % der Leistungsfähigkeit eines traditionellen 2-Kerners U.G. Schaarschmidt - HS-D 36 HS Düsseldorf (c) U.Schaarschmidt 18

19 AMD FX-6100 Six-Core "Zambezi" TDP: 95W Fertigung: 32nm L2-Cache: 3x 2MB shared L3-Cache: 8MB shared Hypertransport: 5.2GT/s Memory Controller: Dual Channel PC U (DDR3-1866), ECC-Unterstützung Stepping: B2 XOP, FMA4, SSSE3, SSE4.1, SSE4.2, AVX, AES-NI, CLMUL, NX bit, AMD64, AMD-V, Turbo Core 2.0 (3.90GHz) U.G. Schaarschmidt - HS-D 37 Erläuterungen Out-of-order Execution Out-of-order Execution (in etwa: Außer-der- Reihe-Ausführung) bezeichnet die Möglichkeit, Befehle in den Ausführungseinheiten eines (meist) superskalaren Prozessors außerhalb der Programmreihenfolge auszuführen, mit dem Ziel, die Pipelines möglichst gut auszulasten. [Wikipedia] Es wird niemals so viel gelogen wie vor der Wahl, während des Krieges und nach der Jagd. - Otto v. Bismarck U.G. Schaarschmidt - HS-D 38 HS Düsseldorf (c) U.Schaarschmidt 19

20 Erläuterungen In-order Execution, et. al. In-order Execution (in etwa: in-der- Reihe-Ausführung) bezeichnet die Beschränkung Befehle nur strikt nach Programmreihenfolge abarbeiten zu können. [Wikipedia] UMPC Ultra Mobile PC, MID Mobile Internet Devices, IA Intel Architecture Prozessor APU = Kombination aus CPU + GPU (AMD) U.G. Schaarschmidt - HS-D 39 ARM - Amulet Voll asynchrone Implementation des ARM-Befehlsatzes ohne externen Takt, Vorteil. Weniger Probleme mit EMV, bessere Energieeffizienz, keine Probleme mit clock-skew, Schwieriger zu designen, da alle Digital-Techniker auf Synchrone Designs geschult sind und auch kaum Tools zur Verfügung stehen U.G. Schaarschmidt - HS-D 40 HS Düsseldorf (c) U.Schaarschmidt 20

21 Amulet warum asynchron? Nichts tun, wenn es nichts zu tun gibt Low Power, Designfreiheit und Wiederverwendbarkeit von Komponenten Modularität, Taktfrequenzen konzentrieren die Rausch- bzw. noise Energie auf verschiedenen Frequenzen, Einfach Pipelines realisieren U.G. Schaarschmidt - HS-D 41 Handshake für AMULET1 [Furber,2000] U.G. Schaarschmidt - HS-D 42 HS Düsseldorf (c) U.Schaarschmidt 21

22 Handshake für AMULET2 + 3 [Furber,2000] U.G. Schaarschmidt - HS-D 43 Die AMULET group U.G. Schaarschmidt - HS-D 44 HS Düsseldorf (c) U.Schaarschmidt 22

23 Elektromagnetische Verträglichkeit U.G. Schaarschmidt - HS-D 45 AMULET3 Core Organisation U.G. Schaarschmidt - HS-D 46 HS Düsseldorf (c) U.Schaarschmidt 23

24 AMULET 3i ein asynchrones System on Chip U.G. Schaarschmidt - HS-D 47 AMULET3 Prozessor U.G. Schaarschmidt - HS-D 48 HS Düsseldorf (c) U.Schaarschmidt 24

25 Parallelisieren auf Prozess- Ebene U.G. Schaarschmidt - HS-D 49 Reorder Buffer U.G. Schaarschmidt - HS-D 50 HS Düsseldorf (c) U.Schaarschmidt 25

26 Reorder Buffer II U.G. Schaarschmidt - HS-D 51 Reorder Buffer III - Organisation U.G. Schaarschmidt - HS-D 52 HS Düsseldorf (c) U.Schaarschmidt 26

27 Speichersystem U.G. Schaarschmidt - HS-D 53 Speicherstruktur U.G. Schaarschmidt - HS-D 54 HS Düsseldorf (c) U.Schaarschmidt 27

28 Das Bussystem MARBLE Zentral verwalteter, asynchroner Mehrkanal on-chip-bus, Separate, entkoppelte Transferphasen für Adressen und Daten, Standard Master und Slave Interfaces, Unterstützt 8-, 16-, 32-bit Transfers, Busverriegelung, sequentielle Bursts U.G. Schaarschmidt - HS-D 55 Das Bussystem MARBLE Mit Synchronbrücke (Synchronous bridge): Slave Interface für getaktete Peripherie, Vollzieht die Synchronisation in herkömmlicher Weise (mit den gewöhnlichen Risiken); Unterstützt konventionelle getaktete Peripherie U.G. Schaarschmidt - HS-D 56 HS Düsseldorf (c) U.Schaarschmidt 28

29 Das Bussystem MARBLE Externes Businterface Autonom-selbstgesteuertes Speicherinterface (mit durch Software einstellbaren Verzögerungszeiten), Nutzbar als externes Testinterface, Unterstützt: 8-, 16-, und 32-bit Speicher: SRAM, DRAM, U.G. Schaarschmidt - HS-D 57 DMAC Erstellung von Modellen mittels BALSA U.G. Schaarschmidt - HS-D 58 HS Düsseldorf (c) U.Schaarschmidt 29

30 AMULET3 asynchrones Subsystem U.G. Schaarschmidt - HS-D 59 AMULET3i Vitale Statistik U.G. Schaarschmidt - HS-D 60 HS Düsseldorf (c) U.Schaarschmidt 30

31 System Performanz (gemessen) U.G. Schaarschmidt - HS-D 61 Simulierte Busgeschwindigkeiten U.G. Schaarschmidt - HS-D 62 HS Düsseldorf (c) U.Schaarschmidt 31

32 Kommentare U.G. Schaarschmidt - HS-D 63 DRACO DECT Radio Commonications Controller U.G. Schaarschmidt - HS-D 64 HS Düsseldorf (c) U.Schaarschmidt 32

33 Zusammenfassung [Furber, et. al.] U.G. Schaarschmidt - HS-D 65 HS Düsseldorf (c) U.Schaarschmidt 33