Switch-Architekturen. Prof. Dr. W. Riggert mit überarbeiteten Abbildungen von Cisco Systems

Transkript

1 Switch-Architekturen mit überarbeiteten Abbildungen von Cisco Systems

2 Inhalt Das Tutorial ist in vier Abschnitte gegliedert. Abschnitt 1 definiert grundlegende Begriffe, Abschnitt 2 behandelt das Scheduling, Abschnitt 3 stellt Switch-Implementationen vor und der letzte Abschnitte geht auf die Realisierung von Switching-Fabrics ein. Das Ziel besteht darin, Switching- Methoden, Puffermechanismen und den Aufbau von Switches zu verstehen. Begriffe Scheduling Switch-Implementationen Switching-Fabrics 2

3 Begriffe 1 Switching fabric - verweist auf den Aufbau eines Switches, dessen interne Mechanismen und Verfahren die Daten vom Eingangs- zum Ausgangsport leiten. Queuing - bezeichnet alle Puffermechanismen, die zur Kontrolle von Überlastsituationen eingesetzt werden. Distributed switching - Implementationen, bei denen Switching- Entscheidungen an einem lokalen Port getroffen werden. 3

4 Begriffe 2 Oversubscription - Zustand, in dem die Summe der Bandbreite aller Ports die interne Weiterleitkapazität des Switches übersteigt. Diese potentielle Problemlage wird als Blocking bezeichnet Non-blocking - Zustand, in dem die Bandbreite des Switches ausreicht, die Summe aller Übertragungen der einzelnen Ports abzudecken. Head-of of-line blocking - bezieht sich auf ein subtiles Problem. Es spiegelt die Überlastsituation an einem Outputport wider, der keine weiteren Zellen mehr entgegennehmen kann. Befinden sich in diesem Datenstrom hinter dieser an den überlasteten Port gerichteten Zelle weitere Zellen an andere Outputports, können diese nicht zugestellt werden. Die nichtzustellbare Zelle eines überlasteten Outputports verstopft damit den gesamten Datenfluss. 4

5 Definition : Switching Switches transferieren Daten von einem Input- zu einem Outputport. Ein Switch ermöglicht den Aufbau mehrerer simultaner und unabhängiger Verbindungen zwischen einzelnen Switch- Ports. Switches arbeiten auf der zweiten oder einer höheren Schicht des OSI- Referenzmodells Data In Input Switch Output Data Out 5

6 Layer 2 vs. Layer 3 Switching Paket Paket Routing Tabelle Paket Paket Layer 3 Switching : Die zugrundeliegende Idee besteht darin, dass ein Datenfluss zwischen Endsystemen unterschiedlicher Subnetze nach anfänglichem konventionellen Routing auf ein Switching umgestellt werden kann Layer 2 Switching : Für diese Art der Paketweiterleitung spielt lediglich die MAC-Adresse der Schicht 2 eine Rolle. 6

7 Überlast-Management Überlastsituationen entstehen, wenn mehrere Inputports um einen gemeinsamen Outputport konkurrieren. Diese Situation tritt ein, wenn mehrere Benutzer auf einen Server zugreifen wollen und in einem geswitchten Netz alle Stationen über einer gesonderten Portanschluß verfügen. Unabhängige Nutzer Switching Fabric Server 7

8 Dynamischer Pufferaufbau Zur Realisierung der Zwischenspeicherung von Datenpaketen kann der Puffer aus dynamischen oder statischen Einheiten aufgebaut sein. Der dynamische Puffer ist in kleine Allokationseinheiten (hier 64 Bytes) eingeteilt. In Abhängigkeit von der Größe der Allokationseinheit kann es zu Speicherverschwendung kommen; eine zu kleine Wahl hingegen führt zu einer übermäßigen Fragmentierung der Pakete. 3*64-Byte Pakete nutzen 192 Bytes des Speichers Ein 256- Byte Paket nutzt 256 Bytes des Speichers Unbenutzter Speicher 8

9 Statischer Puffer Zur optimalen Anpassung an die Paketgröße können feste Speicherblöcke in Einheiten der maximalen Paketgröße als Allokationseinheit gewählt werden. Werden allerdings eine Vielzahl von Paketen geringerer Größe übertragen, kommt es zu Speicherverschwendung Ein 64-Byte Paket belegt einen 2000-Byte Block Ein 256- Byte Paket belegt ebenfalls einen 2000-Byte Block Verschwendeter Speicherplatz 2000 Byte Block 9

10 Inputport-Pufferung Die Plazierung der Puffer eines Switches lässt drei Möglichkeiten zu : Inputport Outputport Memory-Pool innerhalb des Switches Bei der Inputport-Technik werden Pakete auf der Inputseite zwischen- gespeichert und für den Output in Abhängigkeit vom Zustand des Inputports freigegeben. Die Wahl ist naheliegend, weil jeder Port nur die Pufferkapazität benötigt, die die bei ihm ankommenden Zellen verlangen. Data In Input Port Output Port Data Out 10

11 Outputport-Pufferung Der Zelltransfer durch den Switch verlangt auf der Ausgabeseite große Puffer. Da der Verkehrsstrom innerhalb eines Switches theoretisch von jedem Inputport zu einem einzigen Outputport verlaufen kann, muss die Pufferkapazität jedes Ports die gesamte ankommende Zelllast aufnehmen können. In Zeiten von Überlast kann ein Outputport zudem Zellen verwerfen. Da diese Zellen aber zuvor im Switch transportiert wurden, verschwenden sie wertvolle Ressourcen. Data In Input Port Output Port Data Out 11

12 Pufferung mit geteilten Outputschlangen Der gesamte Pufferplatz wird innerhalb des Switches zwischen allen Ports geteilt. Alle Pakete eines Puffers besitzen das gleiche Ziel. Diese Konzeption umgeht das HOL-Blocking Data In Data Out to Port 1 Data Out to Port 3 Data Out to Port 9 Data Out to Port 2 12

13 HOL-Blocking Beispiel Datentransfer an Server B Switching Fabric Server A Überlastete Verbindung Datentransfer an Server A Nutzer A und B sind an den gleichen Switchport angeschlossen Server B Da Server A überlastet ist und keine Pakete mehr entgegennimmt, die Daten an Server B in der Reihenfolge aber nach denen an Server A kommen und nur ein Bus im Switch zur Verfügung steht, kommt es auch zu keiner Paketzustellung an Server B. Da beide Nutzer an den gleichen Port angeschlossen sind, füllt sich der Inputport-Puffer zunächst nur mit Daten für Server A. 13

14 Mehrere Pufferschlangen pro Output-Port Diese Art der Paketweiterleitung unterstützt Dienstgüten. Probleme entstehen, wenn keine Differenzierung der Anwendungen hinsichtlich Prioritäten stattfindet. Zusätzlich muss der Switch einen Mechanismus zur Interpretation von Prioritäten kennen. Anwendungen geringer Priorität können durch ihre Diskriminierung Retransmissionen und damit steigende Netzlast auslösen. Data In Kritische Daten, hohe Priorität Unkritische Daten, geringe Priorität 14

15 Prioritätsscheduling - Weighted Round Robin- Verfahren Für die unterschiedlichen Puffer- schlangen an den Outputports können benutzerdefinierte Gewichte vergeben werden. Der Scheduler erzwingt die Einhaltung der Verkehrsverteilung gemäß dieser Gewichte, d.h Anwendungen der höchsten Prioritätsklasse (Queue 0) erhalten einen bestimmten festgelegten Bandbreitenbetrag Queue 0 Gewicht = w Queue 1 Gewicht = x Queue 2 Gewicht = y Queue 3 Gewicht = z = w (w+x+y+z) = x (w+x+y+z) = y (w+x+y+z) = z (w+x+y+z) 15

16 Weighted Round Robin - Output- Schlange Gewicht Beispiel WRR Berechnung Zugewiesene Bandbreite QoS-0 QoS-1 15 =(15/( )) x Mbps 13 =(13/( )) x Mbps QoS-2 5 =(5/( )) x Mbps QoS-3 2 =(2/( )) x Mbps Insgesamt steht eine Bandbreite von 100 Mbps zur Verfügung 16

17 Weighted Round Robin - Arbeitsweise Während der Übertragung räumt der Algorithmus den Schlangen mit der höchsten Priorität absoluten Vorrang ein, mit der Folge, dass die Warteschlangen niedriger Priorität verlängerte Latenzzeiten in Kauf nehmen müssen. Um Übertragungen mit niedriger Priorität nicht übermäßig zu diskriminieren, werden für die Warteschlangen Kapazitätsbegrenzungen berücksichtigt, so dass auch der Datenstrom geringer Priorität eine garantierte Übertragungszeit erhält. IP-Verkehr geringe Priorität IP-Verkehr hohe Priorität RSVP- Verkehr WRR Scheduler Unterschiedliche Gewichte bestimmen die QoS-Politik Outputport 17

18 Switching-Implementierung Eine Switching-Implementation beschreibt, wo die Weiterleitentscheidung getroffen wird. Die notwendigen Tabellen können zentral oder verteilt an den einzelnen Ports vorliegen. Bei Verwendung einer zentralen Routingtabelle ist der Suchvorgang in ASIC s realisiert. Diese Variante wird in Bus- und Shared Memory-Architekturen bevorzugt. Forwarding oder Routing Tabelle CPU 00-0e /3 Switching Fabric Lookup Tabelle Lookup Tabelle Lookup Tabelle 18

19 Route Caching - Prinzip Auf der Seite der Inputports können zur Steigerung der Weiterleitung Route Caches eingeführt werden. Sobald der Switch ein Paket empfängt, wird die Ziel-IP-Adresse in einer Liste häufig benutzter IP- Adressen - dem Cache - gesucht. Im Falle, dass kein Eintrag existiert, muss der Switch auf eine Routingtabelle oder den Layer-2- Switchprozeß zurückgreifen. Route Caches können auf der Identifikation von Quell-, Zieladressen oder TCP/UDP- Portnummern basieren. Route Processor Routing Tabelle A3 BB C1 Ethernet 1 FDDI 2 Ethernet 5 zentraler Routing Cache Switching Fabric Lokaler Route Cache Lokaler Route Cache 19

20 Route Caching - Ablauf Das erste Paket eines Datenflusses wird durch den Route Prozessor und die zentrale Routingtabelle bearbeitet. Alle nachfolgenden Pakete können durch den lokalen Route Cache am Inputport gesteuert werden, so dass der Route Prozessor nicht mehr belastet wird. Notwendig für eine erfolgreiche Durchführung des Verfahrens ist eine Synchronisierung der zentralen und lokalen Tabelleneinträge Route Processor Routing Tabelle A3 BB C1 Ethernet 1 Gig E-net 1/0 Fast Ethernet 2/0 Central Routing Cache SA C1 Switching Fabric Lokaler Route Cache DA Interface BB FE2/0 LokalerRoute Cache 20

21 Switching-Fabrics Ein idealer Switch würde die Pakete von jedem Quell- zum Zielsegment ohne Verzögerung leiten. Dabei würden die Stationszahl oder die operationalen Unterschiede wie Dienstgüte oder Verkehrslast keine Rolle spielen. Um sich dieser Idealvorstellung zu nähern, existieren unterschiedliche Architekturentwürfe : Crossbar oder Matrix-Architektur Busarchitektur Shared Memory-Architektur 21

22 Single Bus Architektur Der Bus ist das zentrale Element des Datentransfers innerhalb des Switches. Jeder Port mit unterschiedlichen Technologien erhält Zugriff auf den Bus. Die zentrale Verarbeitung der Pakete gestattet eine Filterung und Fehlererkennung. Da der Bus die einzige Transportressource darstellt, besteht die Gefahr einer Bandbreitenerschöpfung. FDDI Uplink Module Ethernet Switch Module Fast Ethernet Switch Module C P U ATM Uplink Module Forwarding Tabelle 00-0e /3 22

23 Single Bus - Unicast- Transport Erreicht ein Paket den Inputport des Switches, wird es an die Switching Engine weitergeleitet. Zuvor analysiert der Adress-ASIC das Paket hinsichtlich Zielund Quelladresse. Sobald die Zieladresse in der Forwarding-Tabelle gefunden wurde, wird das Paket an den ermittelten Outputport gesendet. Enthält die Tabelle nicht die Zieladresse, wird das Paket auf alle Ports geflutet. Forwarding Tabelle Nutzer A Nutzer A Mod3/Port12 Nutzer B Mod5/Port2 Nutzer B 23

24 Single Bus - Multicast- /Broadcast-Transport Mulicasts sind auf ausgewählte Ports begrenzt. Jeder Port kann die Multicast- /Broadcast Pakete während des Flusses über den zentralen Bus gesondert kopieren. Die gezielte Zustellung ist daher sehr einfach. Multicast Tabelle Multicast A Mod3/Port12 Mod3/Port12 Multicast Sender Multicast Multicast Empfänger A Empfänger B 24

25 Crossbar-Architektur Pakete werden auf ihre Adresse analysiert und über eine Matrix aus Punkt-zu- Punkt-Verbindungen an den betreffenden Outputport weitergeleitet. Mehrere Inputbusse führen zu einem komplexeren Aufbau der Forwarding-Tabelle. Module 1 Module 2 Module 3 CPU Forwarding Tabelle 00-0e /3 Module 4 Module 5 Module 1 Module 2 Module 3 Module 4 Module 5 25

26 Crossbar - Unicast- Transport Crossbar-Switches besitzen den Vorteil, dass sie wesentlich leichter skalierbar sind, als andere vorgeschlagene Architekturen. Da jede Verbindung zwischen Inputund Outputport einen dedizierten Pfad durch den Switch darstellt, bedeutet das Hinzufügen weiterer Pfade eine Erhöhung der Bandbreite. Da ein direkter Link naturgemäß die schnellste Kommunikation zwischen zwei Punkten ermöglicht, ist die Zeit des Verbindungsaufbaus zwischen Input- und Outputport ein entscheidender Faktor. Module 1 Module 2 Module 3 Module 4 Module 5 Module 1 Module 2 Module 3 Module 4 Module 5 26

27 Crossbar - Multicast- Transport Datenverkehr, der an mehrere Outputports gerichtet ist, muss mehrfach repliziert und in mehrere lokale Portspeicher gestellt werden. Da für eine korrekte Zustellung ferner die Switching Engine keine weiteren Paketverarbeitungen vornehmen darf, bildet die Multicast- Weiterleitung eine Schwäche dieser Architektur Module 1 Module 2 Module 3 Module 4 Module 5 Module 1 Module 2 Module 3 Module 4 Module 5 27

28 Shared Memory-Architektur Switches dieses Prinzips besitzen pro Port einen eigenen Prozessor, der dynamisch Punkt-zu-Punkt- Verbindungen über einen zentralen Bus aufbaut. Alle Ports greifen über diesen Bus auf einen Pool von Puffern zu, der zwischen den Input- und Outputports geteilt wird. Einlaufende Pakete werden in den Pool geschrieben, zu sendende Pakete werden aus ihm gelesen Module 1 Module 2 Module 3 Module 4 Module 5 Module 6 Module 7 Module 8 Module 9 Module 10 28

29 Shared Memory - Arbeitsweise 00-0e /3 Switching Engine CPU Hiochgeschwindigkeits Switching ASIC für schnelle Switchentscheidung Module 1 Module 2 Shared Memory Module 3 Module 4 Hochgeschwindigkeits- Datentransfer in den Speicher verringert die Blockingwahrscheinlichkei t Großer Pool an dynamisch zuweisbarem Speicher 29

30 Shared Memory - Unicast Transport Die Datenpakete erreichen den Switch über einen Inputport und werden von dort direkt an das Shared Memory weitergeleitet. Die Switching-Engine bestimmt mit Hilfe der Forwarding-Tabelle den Zielport. Das Paket wird an den errechneten Zielport weitergeleitet. Module 1 Module 2 Forwarding Tabelle 00-0e /3 Switching Engine Shared Memory Module 3 Module 4 30

31 Shared Memory - Multicast Transport Datenpakete erreichen den Switch auf Port 1. Ein Blick in die Multicasttabelle zeigt, dass die empfangenen Pakete eine Multicast-Adresse als Ziel tragen. Die Switching-Engine baut eine Verbindungsliste für die Ports 2-4 auf. Die Pakete werden kopiert und an die entsprechenden Ports geleitet. Module 1 Module 2 Multicast Tabelle 00-0e /3 Switching Engine Shared Memory Module 3 Module 4 31

32 Shared Memory - HOL- Blocking Unterdrückung Inputport 1 übertrage einen langen Rahmen an Outputport 2, während gleichzeitig Quellport 3 einen Rahmen an den Zielport 2 senden möchte. Quellport 3 kopiert den Rahmen an eine Stelle Y im Shared Memory-Bereich, wo er solange verweilt, bis der Outputport frei ist. Erhält der Inputport 3 nun weitere Rahmen an Port 4, kopiert er diese an eine andere Stelle Z des gemeinsamen Speichers. Obgleich der erste Rahmen von Port 3 auf den Port 2 wartet, kann unabhängig davon, der später erhaltene Datenfluß an Port 4 nun vorrangig weitergeleitet werden. 32