Halbleitertechnologie

Transkript

1 Institut für Angewandte Physik Halbleitertechnologie Vorlesung Halbeitertechnologie Johannes Heitmann, Institut für Angewandte Physik

2 Organisatorisches Johannes Heitmann Institut für Angewandte Physik Gellert-Bau, EG.17 Tel.: Vorlesungsfolien finden Sie unter: Nutzer: iapuser Passwort: iap0107 Quelle Folien: adapted from [1] T. Mikolajick, Mikroelektronik, TU Dresden Quellen auf den Folien Vorlesung Halbleitertechnologie Johannes Heitmann, Institut für Angewandte Physik 2

3 1. Einleitung 2. Lithographie 3. Abscheideprozesse 4. Strukturierung und Planarisierung 5. Dotierung und Metallisierung 6. Nasschemie 7. Realisierung von Prozessflüssen 8. Transistoren 9. Kondensatoren 10. Alternative Devices Halbleitertechnologie SS

4 1. Einleitung 2. Lithographie 3. Abscheideprozesse 4. Strukturierung und Planarisierung 5. Dotierung und Metallisierung 6. Nasschemie 7. Realisierung von Prozessflüssen 8. Transistoren 9. Kondensatoren 10. Alternative Devices JFET, MESFET HFET, MISHHFET Bipolar Halbleitertechnologie SS

5 Family Tree FETs FET MESFET (Schottky gate) JFET (p-n-junction gate) IGFET (insulating gate) FET: Field Effect Transistor JFET: Junction Field Effect Transistor MESFET: Metal Semiconductor Field Effect Transistor HFET: Heterojunction Field Effect Transistor MISHFET (high E g ) HFET (high E g ) MISHFET: Metal Insulator Semiconductor Heterojunction Field Effect Transistor MOSFET: Metal Oxide Semiconductor Field Effect Transistor MOSFET/ MISFET (oxide) Adapted from Sze, Physics of Semiconductor devices Vorlesung Halbleiterchemie - Technologie Johannes Heitmann, Institut für Angewandte Physik 5

6 Family Tree FETs FET MESFET (Schottky gate) JFET (p-n-junction gate) IGFET (insulating gate) FET: Field Effect Transistor JFET: Junction Field Effect Transistor MESFET: Metal Semiconductor Field Effect Transistor HFET: Heterojunction Field Effect Transistor MISHFET (high E g ) HFET (high E g ) MISHFET: Metal Insulator Semiconductor Heterojunction Field Effect Transistor MOSFET: Metal Oxide Semiconductor Field Effect Transistor MOSFET/ MISFET (oxide) Adapted from Sze, Physics of Semiconductor devices Vorlesung Halbleiterchemie - Technologie Johannes Heitmann, Institut für Angewandte Physik 6

7 Bei Sperrschicht- Feldeffekttransistor (engl. Junction Field Effect Transistor = JFET) liegen zwei pn-übergänge gegenüber. Mit Hilfe der Ausdehnung der Raumladungszone kann der Kanal abgeschnürt und damit der Transistor ausgeschaltet werden. Sperrschicht- FETs sind deshalb in der Regel ohne angelegte Spannung leitfähig. Man spricht von einem selbst- leitenden Transistor. Sperrschicht- Feldeffekttransistor hat drei Anschlüsse: JFET - Wirkungsweise S = Source (Quelle) D = Drain (Senke) G = Gate (Tor) Der Stromfluss erfolgt zwischen Drain und Source. Das Gate steuert den Stromfluss Prinzip eines n-kanal Sperrschicht Feldeffekttransistors Schaltbild des Sperrschicht Feldeffekttransistors n-kanal p-kanal [1] 7 Seite 7 von 25

8 JFET - Wirkungsweise Für die korrekte Funktion des Sperrschicht- Feldeffekttransistors müssen die beiden pn-übergänge in Sperrrichtung betrieben werden. Das bedeutet: für n Kanal JFET: U = U U < 0 undu U bzw. U 0 GS G S D S DS für p KanalJFET: U = U U > 0 undu U bzw. U 0 GS G S D S DS Wobei U G die am Gate, U D die an der Drain und U S die an der Source anliegende Spannung ist. Üblicherweise wird der Source-Anschluss auf Masse gelegt, sodass alle anderen Spannungen auf den Source-Anschluss bezogen werden. [1] 8 Seite 8 von 25

9 Die folgende Herleitung wird beispielhaft für einen n-kanal- JFET durchgeführt. Die Weite der Raumladungszone kann unter der Voraussetzung, dass es sich um einen einseitig abrupten pn-übergang handelt folgendermaßen dargestellt werden: w RLZ ( x) = 2ε r ε 0 ( U Diff q N + Φ( x) U D G ) JFET - Wirkungsweise n-kanal-sperrschichtfeldeffekttransistor x + + Dabei ist Ф(x) das Potential im Kanal an der Stelle x. Für w RLZ (0)=a ist der Kanal abgeschnürt (engl. pinch off ). Die pinch-off- Spannung U P wird definiert als: 2 a q ND UP = UD + UDiff UG = 2ε ε Die zugehörige Gate-Spannung bei 0V Drain-Spannung wird als Einsatzspannung (engl. Threshold) U T bezeichnet: 2 a q ND UT = UDiff UP = UDiff 2ε ε 0 0 r r [1] 9

10 10 Der Drainstrom I D kann aus dem ohmschen Gesetz bestimmt werden: ( ) dx x d x w a z I RLZ D ) ( ) ( 2 Φ = σ x + + Nach Trennung der Variablen wird daraus: ) ( ) ( 1 2 x d a x w a z dx I RLZ D Φ = σ Die Integration liefert: 0 ) ( ) ( 2 3 ) ( 3 2 ) ( 2 = Φ = Φ +Φ Φ = x U x P G Diff P D D U U x U U x a z L I σ Somit ergibt sich der Drainstrom: + + = P G D Diff P G Diff P D P D U U U U U U U U U L U a z I σ n-kanal-sperrschichtfeldeffekttransistor Drainstrom [1]

11 Ausgangskennlinie 11

12 Kennlinien n-jfet U T p-jfet U T 12 Seite 12 von 25

13 Kanallängenmodulation Bei realen JFETs steigen die Kennlinien im Sättigungsbereich an. Ein Grund dafür ist die Kanallängenmodulation. Bei Spannungen oberhalb von U DS,p verschiebt sich der Bereich, in dem sich die Sperrschichten berühren, in Richtung Source: es bildet sich eine Raumladungszone zwischen dem Abschnürpunkt des Kanals, x = L, und dem Drain (x = L). Somit verringert sich die effektive Kanallänge, in der die bisherige Drainstromgleichung gültig ist, um die Weite L dieser Raumladungszone, die man auch als Kanallängenverkürzung bezeichnet. Weiterhin fällt über L die Spannung U DS - U DS,p ab. [1] 13 Seite 13 von 25

14 Unter Verwendung der Planartechnologie werden JFETs in der Praxis i.a. nicht als symmetrische Struktur realisiert. Das Gate wird - wie bei anderen integrierten Bauelementen - nur an der Oberfläche angebracht, während der pn-übergang zum Substrat zur Isolation dient. Häufig wird diese Art des Bauelementes auf Verbindungshalbleiteren (insbesondere GaAs) verwendet. Dort wird üblicherweise ein Schottky-Übergang anstelle eines pn-übergangs für das Gate verwendet und die Isolation nach unten erfolgt durch die Verwendung eines sehr hochohmigen, semiisolierenden Substrates. Die resultierende Struktur nennt man MESFET (metal silicon field effect transistor). Die Source/Drain-Bereiche werden über eine implantierte hochdotierte Schicht angeschlossen, um die Kontakte- und Bahnwiderstände zu minimieren. Querschnitt eines n-kanal MESFET MESFET [1] 14 Seite 14 von 25

15 Für die Leistungselektronik ist Silciumcarbid aufgrund seines hohen Bandabstandes von Vorteil. Es wurden SiC -JFET für Spannungen bis 1200V entwickelt. Querschnitt durch einen Siliciumcarbid- JFET SiC-JFET [1] 15

16 Zusammenfassung JFET/MESFET Bei Sperrschicht Feldeffekttransistor wird der Kanalquerschnitt (und damit der Strom) durch die Ausdehnung einer Raumladungszone gesteuert. Es gibt zwei Ausführungsformen. Der pn-sperrschicht FET verwendet die Raumladungszone eines pn-überganges, der MESFET verwendet die Raumladungszone eines Schottky Kontaktes Bei einem Sperrschicht Feldeffekttransistor muss der Gate-Substrat Übergang in Sperrrichtung betrieben werden Der Sperrschicht Feldeffekt Transistor hat drei Arbeitsbereiche Ausgeschaltet (U G < U T ) Linearer Bereich (U G U T und U D < U DSät = U G U T ) Sättigungsbereich (U G U T und U D U DSät = U G U T ) In Planartechnologie kann sich die Raumladungszone nur von Oben in den Kanal ausdehnen. Die Isolation nach unten muss entweder durch einen weiteren pn-übergang oder ein semisolierendes Substrat (bei Verbindungshalbleitern wie GaAs) erfolgen. [1] 16 Seite 16 von 25

17 Family Tree FETs FET MESFET (Schottky gate) JFET (p-n-junction gate) IGFET (insulating gate) FET: Field Effect Transistor JFET: Junction Field Effect Transistor MESFET: Metal Semiconductor Field Effect Transistor HFET: Heterojunction Field Effect Transistor MISHFET (high E g ) HFET (high E g ) MISHFET: Metal Insulator Semiconductor Heterojunction Field Effect Transistor MOSFET: Metal Oxide Semiconductor Field Effect Transistor MOSFET/ MISFET (oxide) Adapted from Sze, Physics of Semiconductor devices Vorlesung Halbleiterchemie - Technologie Johannes Heitmann, Institut für Angewandte Physik 17

18 Grundlagen HFET AlGaN/GaN Hetero-Feldeffekttransistor (HFET): Bandlücke: GaN 3,4 ev, AlN 6,2 ev Bandverbiegung am Übergang AlGaN/GaN, E F <E CB führt zu Besetzung des CB 2DEG mit hoher Beweglichkeit AlGaN 2DEG GaN CB E F VB Mesa- Ätzung S Dielektrikum G n-gan D Mesa- Ätzung 2DEG Aufbau Transistor: ähnlich MOSFET (S-,D-,G-Anschluss, high-k Dielektrikum) 2DEG kann durch negative V g ausgeschaltet werden Transistoren durch Mesa-Ätzung voneinander isoliert AlGaN 18

19 Kontaktierung - Anforderungen Auswahl geeigneter Metalle für die Kontaktierung: Austrittsarbeit ϕ M muss klein sein für n-gan niedrige Barrierehöhe/hohe Dotierung für guten ohmschen Kontakt Ti (und Al) eignen sich sehr gut für n-gan Liu, Q.Z; Lau, S. S.,Solid-State Electronics 42 (5) (1998)

20 HFET - MISHFET highk highk g s AlGaN d s AlGaN g d s AlGaN g d GaN 2DEG GaN 2DEG GaN 2DEG HFET Passivierter HFET MISHFET Passivierung offener Bindung durch isolierende Schicht MISHFET: Metal Insulator Semiconductor Heterojunction Field Effect Transistor Kombination aus HFET und MOSFET Vortreile: gute Passivierung, Gateleckstromreduktion 20

21 Übersicht Leistungselektronik Intrinsisches Materiallimit GaN Beste Ergebnisse mit MISHFET-Bauelement - Beste Ergebnisse mit MISHFET-Bauelementkonzept - Materialvorteil GaN bisher nicht vollständig genutzt 21

22 Family Tree FETs FET MESFET (Schottky gate) JFET (p-n-junction gate) IGFET (insulating gate) Bipolartransistoren MISHFET (high E g ) HFET (high E g ) MOSFET/ MISFET (oxide) Adapted from Sze, Physics of Semiconductor devices Vorlesung Halbleiterchemie - Technologie Johannes Heitmann, Institut für Angewandte Physik 22

23 Bipolartransistoren Ein Bipolartransistor besteht aus zwei gegeneinander geschalteten pn- Übergängen. Bipolartransistor Ist die Basisweite groß, so fließt kein Kollektorstrom. Bei einer genügend schmalen Basis können Minoritäten aus dem Emitter-Basis-pn-Übergang die Kollektor-Basis- Raumladungszone erreichen und einen Kollektorstrom bilden. Transistorfunktion bei schmaler Basis. E: Emitter B: Basis C: Kollektor [1] 23

24 Dotierungsprofil Um eine sinnvolle Funktion des Transistors zu gewährleisten, muss der Emitter sehr hoch dotiert sein ( cm -3 ), während die Basis niedrig dotiert sein sollte ( cm -3 ). typisches Dotierungsprofil eines npn-transistors Die Kollektordotierung sollte ebenfalls niedrig (10 15 cm -3 ) sein, jedoch muss ein hochdotiertes Gebiet (ca cm -3 ) für den Anschluss vorgesehen werden. Durch die Wahl der Dotierungen ist zu erwarten, dass sich das Bauelementeverhalten deutlich verändern wird, wenn Emitter und Kollektor vertauscht werden. [1] 24

25 Betriebsbereiche Je nach Polung der beiden beteiligten pn-übergänge können vier Betriebsbereiche unterschieden werden. Der aktive Bereich wird zur Verstärkung (analoge Anwendung) benutzt. Der Sättigungsbereich und der Sperrbereich sind für digitale Anwendungen (Transistor als Schalter) interessant. Im inversen Betrieb besitzt der Transistor aufgrund der dann ungünstigen Dotierungsverhältnisse eine sehr geringe Verstärkung. Betriebsbereiche eines npn- bzw. pnp-übergangs aktiver Transistorbetrieb Basis-Emitter- Übergang Basis-Kollektor Übergang Durchlassbetrieb Sperrbetrieb Durchlassbetrieb Sperrbetrieb Sättigungsbereich (Transistor entspricht geschlossener Schalter) inverser aktiver Bereich (β relativ klein) normaler aktiver Bereich (β= ) Sperrbereich (Transistor entspricht offenem Schalter) I = β C I B 25

26 Basisstrom Der Basisstrom setzt sich aus drei Anteilen zusammen: Komponenten des Basisstromes einer npn- Struktur Löcherinjektionsstrom aus der Basis in den Emitter I BE Elektroneninjektionsstrom aus dem Emitter in die Basis I BB Sperrstrom der BC-Diode I BC durch Generationsstrom in der BC- RLZ [1] 26

27 Emitterschaltung Kennlinienfelder Eingangskennlinie in Emitterschaltung Ausgangskennlinienfeld in Emitterschaltung 27

28 Grundstrukturen Legierungstransistor Mesatransistor Planartransistor Isoplanartransistor (integrierbar) Lateraltransistor [1] 28 Seite 28 von 25

29 Gehäuseformen für diskrete Bipolartransistoren Ausführungsformen TO5 TO3 TO= Transistor Outline SOT= Small Outline Transistor SOT23 [1] 29

30 Epitaxial-Planar-Technik Vorlesung Halbleiterchemie - Technologie Johannes Heitmann, Institut für Angewandte Physik 30

31 Zusammenfassung Bipolar ein npn (oder pnp) Übergang mit einem sehr schmalen p (oder n) Gebiet verhält sich Grundsätzlich anders als zwei gegeneinander geschaltete pn-übergänge. Bei einer derartigen Struktur werden die drei Bereiche als Emitter (hoch dotiert), Basis (mittlere Dotierung) und Kollekor (niedrige Dotierung) bezeichnet. Wird ein der Emitter-Basis pn-übergang in Fluß- und der Kollektor-Basis pn-übergang in Sperrichtung betrieben, so können aus dem Emitter emittierte Minoritäten durch die Basis diffundieren und die Raumladungszone des Kollektor Basis Überganges erreichen. Dadurch wird ein in die Basis injizierter Strom verstärkt. Werden sowohl der Basis-Emitter als such der Kollektor-Basis pn-überganag in Flußrichtung betrieben so spricht man von Sättigung. Die Basis wird durch Minoritäten überschwemmt. Es tritt eine Verzögerungszeit ein, bis wieder in den aktiven Betrieb umgeschaltet werden kann. 31

32 1. Einleitung 2. Lithographie 3. Abscheideprozesse 4. Strukturierung und Planarisierung 5. Dotierung und Metallisierung 6. Nasschemie 7. Realisierung von Prozessflüssen 8. Transistoren 9. Kondensatoren 10. Alternative Devices Halbleitertechnologie SS

33 Was sollte ich können? - Prozesse Einführung: CMOS Prozeßfolge Lithographie: Definition Apertur, DOF, Auflösung Unterschied: Kontakt vs. Proximity vs. Projektionbelichtung Techniken der Auflösungserhöhung (Phase shift, double patterning, ) Technische Umsetzung Abscheidung Unterschied in der freien Weglänge von Verdampfen und Sputtern + Grund Unterschiedliche Sputterbedingungen + Anwendung Sequenz ALD Prozess Temperaturabhängigkeit der Wachstumsrate Trockenätzen: Einfluß von Elektrodengröße auf Plasma Überblick Ätzmittel Material Beladungseffekt, Boschprozeß Möglichkeiten der Prozeßkontrolle Planarisierung/CMP Dotierung Nasschemie Definition Planarisierungsgrad/ Planarisierungsreichweite Unterschiedliche Planarisierungstechniken Grundprinzip CMP Unterschied Dishing vs. Erosion Dotierstoffe Prinzip der Ionenimplantation Channeling Punktdefekte, Difussionsmechanismen Definition Diffusionskonstante Diffusionsquellen Reinigungssequenzen (SC1, SC2, Piranha) Isotropes und anisotropes Si-Ätzen Elektrochemisches Si-Ätzen Überblick Ätzmittel Material Vorlesung Halbleiterchemie - Technologie Johannes Heitmann, Institut für Angewandte Physik 33

34 Was sollte ich können? - Konzepte Prozessfolgen Isolation: LOCOS, STI Transistor: Polycid/Salicid, Spacer Implantationen (Abschnitt Dotierung): Latch up, Halo, LDD Metallisierung: Al-AlCu-Cu, Single Dual Damscence, Intermetalldielektrikum CMOS Prozessfluss Architektur Transistorparameter: I ON, I OFF, V th, subtreshold slope, Mobilität, Grenzfrequenz Skalierungsprobleme: Kurzkanaleffekte, CLM, DIBL, GIDL, PT 3D Strukturen: RCAT Mehrfachgatestrukturen: Double gate, FinFET, Trigate SOI: Motivation, Herstellung, Einsatz Strained Si: Motivation, Herstellung, Einsatz Materialien (Transistor) Alternative Substrate: Ge Erhöhung der Löchermobilität, III-V - Elektronenmobilität Metallektroden: Austrittsarbeitsanpassung, Fermi-Level-Pinning HighK-Schicht: capping layer, Unterchied n- MOS, p-mos Kondensator Flächenerhöhung (Stack und Trench ) HighK-Schicht: Rolle der Kristallisation, Phasenstabilisatiorn, HfO 2 und ZrO 2, Rolle von Interlayer Leitungsmechanismen durch Oxide Zuverlässigkeit: Perkulationsmodell, Weibull-Verteilung, Skalierung Alternative Devices JFET, MESFET, HFET, MISHFET, Bipolar: prinzipielle Wirkungsweise und technische Realisierung Vorlesung Halbleiterchemie - Technologie Johannes Heitmann, Institut für Angewandte Physik 34

35 Was fehlte? Prozesse Si-Kristallisation / Substratherstellung Abscheidung: MBE/MOCVD Montage / Bonden Vorlesung Halbleiterchemie - Technologie Johannes Heitmann, Institut für Angewandte Physik 35