Inhaltsverzeichnis. 1. Die Unterteilung des internen Speichers in ROM und RAM Seite Der ROM-Speicher Seite Der RAM Speicher Seite 4
|
|
- Philipp Lorenz
- vor 5 Jahren
- Abrufe
Transkript
1
2 Inhaltsverzeichnis 1. Die Unterteilung des internen Speichers in ROM und RAM Seite Der ROM-Speicher Seite Der RAM Speicher Seite 4 2. Der Cache-Speicher Seite Die Funktionsweise des 2 nd -Level-Cache Seite Die Cache-Speicher-Varianten Seite 5 3. Der Hauptspeicher Seite Die RAM-Varianten Seite SIMMs und DIMMs Seite 7 4. Flash Memorys Seite 7 5. Das Refreshen Seite 8 6. Speicherzugriffsverfahren Seite Memory Paging Seite Memory Interleave Seite Shadow-RAM Seite 9 7. Literaturverzeichnis Seite
3 Der Interne Speicher 1. Die Unterteilung des internen Speichers in ROM und RAM Grundsätzlich wird der interne Speicher in zwei Gruppen unterschieden. Er besteht aus einem festprogrammierten, und vom Anwender nicht veränderbaren Teil (ROM=Read Only Memory) und einem frei beschreibbaren (RAM=Random Access Memory). 1.1 Der ROM-Speicher Er enthält alle Programmteile, die zur Organisation und Inbetriebnahme des Rechners nötig sind. Das sind die festprogrammierten Teile des Betriebssystems, die der Computer zum Starten benötigt. Sie melden zum Beispiel nach dem Einschalten des PC über den Bildschirm, daß eine Eingabe erwartet wird. Um den PC möglichst flexibel zu halten und vor allem auch neuere Betriebssystemversionen problemlos anwenden zu können, versucht man, den festprogrammierten Teil des Betriebssystems möglichst gering zu halten. Der Rom-Chip ist fest programmiert und kann weder verändert noch gelöscht werden, sein Inhalt bleibt auch nach dem Ausschalten des PC bestehen. Auf die Größe des Rom-Speicher hat der Anwender keinen Einfluß, sie ist hersteller- und systembedingt. Der Umfang der ROM-Speicher, also die enthaltene Informationsmenge, ist somit von Computer zu Computer unterschiedlich. Kamen ältere Rechner noch mit 16KByte aus, haben heutige Rechner schon mal bis zu 2MByte große ROM-Speicher. Die unterschiedlichen Bauarten des ROM: 1. Das PROM = Programmable ROM. Diesen Speichertyp kann man mit einem speziellen Programmiergerät ein einziges Mal beschreiben. Damit lassen sich anwendungsspezifische Programme als Festwertspeicher ablegen. Auch bei abgeschalteten Computer gehen diese Daten nicht verloren. 2. Das EPROM = Eraseable Programmable ROM. Er kann mit Hilfe von UV-Licht oder elektrischer Signale gelöscht und mit einem speziellen Gerät einige Male wieder neu beschrieben werden. Dies können allerdings nur speziell ausgerüstete EDV-Firmen. 3. Das EEPROM =Electrically Eraseable Programmable ROM. Im Gegensatz zum EPROM läßt sich dieser Chip durch ein spezielles Programm elektrisch löschen und wiederholt beschreiben
4 1.2 Der RAM-Speicher Nur der RAM-Speicher steht dem PC als Daten- und Programmspeicher zur Verfügung. In diesem Teil können also Programme und Daten von externen Speichern (zum Beispiel Diskette oder Festplatte) eingelesen und dem Prozessor zur Verarbeitung weitergegeben werden. Spricht man von Haupt- oder Arbeitsspeicher, so ist in der Regel dieser Teil des internen Speichers gemeint, da nur er einen relevanten Einfluß auf die Schnelligkeit der Arbeitsabläufe im Computer hat. Im Gegensatz zum ROM-Speicher kann der RAM also frei beschrieben, gelesen und gelöscht werden. Allerdings speichert der RAM-Chip die Daten nur solange, wie er mit Strom versorgt wird. Mit dem Ausschalten des PC sind alle nicht gesicherten Daten unwiederbringlich verloren. Daher müssen alle eingegeben Informationen auf einem externen Datenträger (z.b. einer Diskette oder einer Festplatte) gesichert werden. Je größer der Arbeitsspeicher ist, desto schneller kann der Computer auch mit umfangreichen Programmen oder Dateien arbeiten, da er nicht ständig neu einlesen muß (swappen). Der zeitintensive Datenaustausch zwischen RAM- und Externspeicher reduziert sich damit auf ein erträgliches Minimum. 2. Der Cache-Speicher 2.1 Die Funktionsweise des 2 nd -Level-Cache Der 2 nd -Level-Cache fungiert als schneller Zwischenspeicher zwischen Prozessor und Hauptspeicher. Daten, die sich die CPU schon aus dem Arbeitsspeicher geholt hat, werden im Cache-Speicher aufgehoben, obwohl sie schon verarbeitet wurden. Es hat sich nämlich herausgestellt, daß beim Datenaustausch und bei vielen Arbeitsgängen häufig auf dieselben Daten und Befehle zugegriffen wird. Ohne diesen schnellen Cache-Speicher müßten die Daten jedesmal von neuem aus dem relativ langsamen Hauptspeicher des Computers gelesen werden. Der Prozessor muß dafür seine laufende Arbeit unterbrechen und warten, bis die notwendigen Daten zur Weiterverarbeitung wieder bereitstehen. Bei der Verwendung des Cache-Speichers hingegen liegen die Daten in einem speziell für den Prozessor vorgesehenen, extrem schnellen Speicher schon, bzw. noch bereit, so daß unnötige Wartezeiten vermieden werden. Nach einem speziellen Verfahren (meist vereinfachtes LRU = Least Recently Used) werden häufig benötigte Daten länger in diesem Speicher gehalten als einige andere. Die Zugriffe auf den Hauptspeicher werden dadurch auf das notwendige Minimum reduziert, und der Computer wird um einiges schneller. Diese Cache-Bausteine bestehen aus statischem RAM (Abkürzung: SRAM) und arbeiten deutlich schneller als das dynamische RAM (Abkürzung: DRAM) des Hauptspeichers. Zur besseren Unterscheidung gab man diesem Cache auch die Bezeichnung L2-Cache Oder 2 nd -Level-Cache. Als L1-Cache oder 1 st -Level-Cache bezeichnet man den im Prozessor integrierten Cache-Speicher. Im Gegensatz zum 1 st -Level-Cache, der mit dem vollen - 4 -
5 Prozessortakt arbeitet, wird der 2 nd -Level-Cache normalerweise mit dem externen CPU-Takt betrieben. Eine andere Variante des 2 nd -Level-Cache beherbergt der Pentium-Pro-Prozessor. Bei diesem Prozessor sitzt der 2 nd -Level-Cache direkt neben der CPU, aber im Prozessorgehäuse. Dadurch ist eine Kopplung mit dem vollen Prozessortakt gegeben. Zusätzlicher externer Cache bei diesem Multi-Chip-Design trägt den Namen L2-Cache. 2.2 Die Cache-Speicher-Varianten Asynchrone SRAMs Diese statischen RAMs stellen die einfachste Form der Cache-Bausteine dar. Sie arbeiten ohne vorgegebenen Takt und reagieren nur auf die sogenannten Enable-Signale. Weiter verzichten sie auf das Zeitaufwendige RAS/CAS-Multiplexen (Raw Address Strobe/Column Address Strobe) und benötigen nicht wie DRAMs das regelmäßige Auffrischen der Speicherzellen (Refresh). Synchrone SRAMs Diese SRAMs entsprechen in ihrer Arbeitsweise den gerade beschriebenen asynchronen SRAMs. Sie unterscheiden sich von den asynchronen nur dadurch, daß sie mit einem zur CPU synchronen Takt arbeiten. Dadurch werden bestimmte Verzögerungen, die bei asynchronen SRAMs auftreten, verhindert. Burst-SRAM Als Burst bezeichnet man in der Computertechnik mehrere aufeinanderfolgende Speicherzugriffe. Nur beim ersten Zyklus wird die Speicheradresse übertragen, bei den Folgezyklen nur noch die Daten der nachfolgenden Speicheradressen. Das Hochzählen der Speicheradressen wird entweder von Chipsatz oder vom RAM-Baustein selbst übernommen. Burst-SRAM ist in der Lage, nach dem Übermitteln einer Startadresse die Folgeadressen selbsttätig zu ermitteln. Pipelined-Burst-SRAM Diese Cache-Bausteine, auch PB-Cache genannt, sind in der Lage, bei mehreren aufeinanderfolgenden Burst-Zugriffen ab dem zweiten Burst-Takt auf das Auslesen der Speicheradresse mit dem ersten Takt zu verzichten
6 3. Der Hauptspeicher 3.1 Die RAM-Varianten DRAMs Angefangen hat es mit den DRAMs in den sechziger Jahren. Die Firma Intel produzierte mit dem Chip 1103 einen 1KByte großen RAM-Baustein. Vorteil bei diesen dynamischen RAMs ist der geringe Fertigungsaufwand. Pro Speicherbit benötigen diese Chips nur einen Transistor und einen Kondensator ein Vorteil gegenüber den SRAMs, die für den sogenannten FlipFlop eines Speicherbits vier bis sechs Transistoren benötigen Allerdings bringen dynamische RAMs mit ihren Kondensatoren auch Nachteile gegenüber SRAMs mit. Kondensatoren haben nun mal den Nachteil, daß sie ihre Ladung im Laufe der Zeit verlieren. Es ist also in regelmäßigen Abständen eine Auffrischung (Refresh) notwendig. Diese Auffrischung bremst natürlich den normalen Arbeitsablauf. SRAMs dagegen benötigen kein Refresh und sind deutlich schneller. Aus diesem Grunde werden die schnelleren SRAMs in der Regel nur als Cache-Bausteine eingesetzt. FPM-DRAMs Diese Abkürzung steht für Fast-Page-Mode-DRAMs. Ein normales DRAM greift aufgrund seiner matrixartigen Struktur in zwei Schritten auf Adressen zu. In einem Schritt wird die obere Adreßhälfte und im nächsten die untere Adreßhälfte bearbeitet. Diese sind wiederum in Zeilen und Spalten (Row und Colomn) aufgeteilt. Man hatte dabei aber festgestellt, daß sehr oft aufeinanderfolgende Zugriffe auf die gleiche Zeilenadresse (Page) vorgenommen werden. Durch eine Änderung der RAS/CAS- Zugriffstechnik wurde es ermöglicht, innerhalb eines RAS-Zyklus bis 100µs beliebig oft andere Spalten (CAS) zu adressieren. Dieses Verfahren bringt deutliche Geschwindigkeitsvorteil gegenüber herkömmlichen DRAMs. EDO-RAMs Verschiedenen Boardhersteller versuchen durch einen Trick die Verzögerungen die durch den Refresh entstehen zu übergehen, indem sie zwei gleichbestückte Speicherbänke abwechselnd ansprechen (Interleaved). Während der Refresh-Phase wird somit jeweils die andere Bank genutzt. Bei den EDO-RAMs (Extendet Data Output) ist dieses Interleaving nicht notwendig. Diese RAMs halten die angeforderten Daten erheblich länger bereit als einfache DRAMs. Außerdem ist bei EDO-RAMs die CAS-Zykluszeit ns kürzer. BEDO-RAMs (Burst-EDO-RAMs) Die Burst-Methode hat den Vorteil, daß sie eine vorgegebene Reihenfolge von Adressen aufweist. Nach Übergabe der Startadresse kann auf die Übertragung weiterer Adreßangaben in einem Zyklus verzichtet werden. Dadurch werden wieder einige Nanosekunden gespart
7 SDRAMs Fast alle Hersteller von DRAMs haben sich auf die Entwicklung und Produktion von SDRAMs geeinigt. Als SDRAMs bezeichnet man synchrone DRAMs. Das Besondere ist, daß sich alle Signale auf ein Taktsignal beziehen. 3.2 SIMMs und DIMMs 1. SIMMs (Single Inline Memory Module) Während früher der RAM-Speicher aus einzelnen Chips (die direkt in die Systemplatine gesteckt wurden) bestand, verwendet man heute in der Praxis nur noch SIMMs mit 72 Anschluß-Pins und 60 oder 70 ns Zugriffszeit. Die einzelnen Module bestehen aus 8 oder 9 (mit Prüfbit) Chips, womit ein Bytebaustein entsteht. Die auch als PS/2 SIMMs bekannten RAM-Bausteine haben die Kontakte flächenartig auf dem Keramikträger integriert. Diese Bausätze steckt man ganz simpel auf die Steckplätze auf der Systemplatine und kann sie bei Bedarf auch wieder austauschen. 2. DIMMs (Dual Inline Memory Module) Diese Speicherbausteine haben eine Datenbreite von 64 Bit PS/2 SIMMs nur 32 und sind 168 polig. Pentium PCs mit einem 64-Bit-Datenbus haben daher nur noch eine DIMM-Bank mit zwei Steckplätzen. DIMMs erkennt man an den zwei Einkerbungen an der Kontaktleiste, SIMMs haben nur eine. 4. Flash Memorys Sie sind Speicherchips, die wie ein ROM programmiert, zusätzlich aber elektrisch gelöscht werden können. Technisch entsprechen sie am ehesten den EEPROMs. Sie besitzen eine höhere Speicherdichte als DRAM-Chips und benötigen keine Batterie, da sie nicht flüchtig sind. Sie sind in der Lage, Funktionen der bisherigen RAMund ROM-Chips zu übernehmen. Neben dem Bau kleiner energiesparender Massenspeicher ist Flash von der Konzeption her auch als Ersatz für herkömmliche EPROMs, zum Beispiel als Speicher für startfähige Kopien häufig benötigter Programme, geeignet. Die Flashtechnik findet vor allem auch als Massenspeicher in Form von Steckkarten Verwendung, also als PCMCIA-Karten (Personal Computer Memory Card International Association). Sie könnten beispielsweise BIOS-Routinen des Betriebssystems und das ganze Betriebssystem selbst inklusive der Anwendungssoftware speichern, was das Starten des PC wesentlich beschleunigen würde. Da die Flashkarten zudem keine beweglichen Teile enthalten, wenig Strom verbrauchen und sehr flach und stoßunempfindlich sind, lassen sie sich leicht transportieren, notfalls in der Brieftasche. Rüstet man den Desktop-PC noch mit einem PCMCIA-Steckplatz aus, kann man die Daten bequem von einem zum anderem Gerät ohne umständliches Umkopieren übernehmen
8 5. Das Refreshen Durch das lästige Auffrischen der Informationen in einem dynamischen RAM-Baustein geht kostbare Zeit verloren. Mit verschiedenen Techniken und Optimierungsmethoden dieses Refreshes versuchen die Hersteller DRAMs immer mehr zu optimieren. Standart Refresh Bei diesem, auch als RAS-only-Refresh genannten, Prinzip handelt es sich um das Refresh-Verfahren, bei dem nur das RAS (Row Address Strobe) aktiviert wird und eine Refresh-Adresse angelegt werden muß. Alle 15µs wird eine neue Adresse übertragen. Concurrent Refresh Dieses Prinzip verwendet einen internen Adreßgenerator, den der PC zwar auch alle 15 µs aktivieren muß, aber es wird keine Adresse übergeben. Eine andere Bezeichnung für dieses Verfahren ist CAS-before-RAS-Refresh oder CBR-Refresh. Hidden Refresh Hidden Refresh ist die Ausführung des Refresh direkt nach dem DRAM-Zugriff und zeitlich kaum merklich. Die Bezeichnung Hidden Refresh in den BIOS-Einstellungen verweist dagegen auf das CBR-Refresh. Self Refresh Ein Refresh-Verfahren bei modernen DRAM-Bausteinen. Dabei verfügen diese RAMs über einen eigenen internen Timer und können sich das Signal zum Refresh selbst geben. Burst Refresh Anstelle von nur einer Refresh-Adresse werden beim Burst Refresh direkt mehrere Adressen für hintereinander ausführbare Refreshes übergeben. Slow Refresh Bei diesem Prinzip wird der Refresh-Zyklus einfach von 15 µs auf 30 µs oder auch 60 µs verlängert. Moderne DRAMs brauchen häufig keine Auffrischung alle 15 µs. 6. Speicherzugriffsverfahren Außer den unterschiedlichen Technologien und Ansteuerungsverfahren von RAM-Bausteinen gibt es noch weitere Zugriffsverfahren, mit denen der Computer den Speicherzugriff beschleunigt. Solche Verfahren sind notwendig, da selbst moderne dynamische RAM-Bausteine nicht schnell genug sind, um mit der Verarbeitungsgeschwindigkeit eines modernen Prozessors mitzuhalten. Die einfachste Art und auch billigste Lösung ist das Zwischenschalten von Wartezyklen (WS = Waitstates). Dabei macht der Prozessor einige Systemtakte Pause, bis sich der RAM für den nächsten Zugriff wieder erholt hat. Damit ist aber keine Optimierung geschaffen, sondern lediglich ein Kompromiß getroffen worden
9 Daher haben die Entwickler elegantere Verfahren entwickelt, um den Speicherzugriff zu optimieren oder zumindest zu verbessern. 6.1 Memory Paging Der Prozessor ist in der Lage, den Speicher seitenweise zu verwalten. Es hat sich in der Praxis herausgestellt, daß logisch zusammengehörende Bytes sich meist auch auf hintereinanderliegenden Speicheradressen befinden. Durch das Memory Paging ist die Wahrscheinlichkeit sehr hoch, die nächsten benötigten Bytes für den Prozessor schon im Speicher zu haben, ohne daß der Prozessor erneut auf die RAM-Bausteine zugreifen muß. Die Zugriffszeit verkürzt sich erheblich, und die verlangsamenden Waitstates entfallen. 6.2 Memory Interleave Das Interleave-Verfahren verläßt sich auf die schon beim Memory Paging besprochene Tatsache, daß das nächste benötigte Byte sich in der Nähe des zuletzt gelesenen befindet. Nach dem Zugriff auf einen DRAM-Chip benötigt dieser Baustein eine kurze Erholungsphase zuzüglich zu der Zeit, in der er für das Bereitstellen des nächsten Schreiboder Lesezugriffs zur Verfügung steht. Um diese Pausen zu umgehen, legt das Memory Interleave-Verfahren aufeinanderfolgende Speicherstellen in unterschiedlichen Bereichen des RAMs ab. Während sich der eine Chip erholt, kann der Prozessor ohne Verzögerung das nächste Byte von einem anderen Chip lesen. Dieses Verfahren wird in der Regel in Kombination mit dem Memory Paging-Verfahren angewendet. Das Memory-Interleave hat auch einen Nachteil: Es benötigt mindestens zwei bestückte Speicherbänke des gleichen Speicherbaustein-Typs für den sogenannten Zwei-Wege- Interleave oder sogar vier bestückte Speicherbänke für den noch schnelleren Vier-Wege- Interleave. 6.3 Shadow-RAM Durch die geringe Zugriffsgeschwindigkeit der ROM-Bausteine muß der Prozessor häufiger einige Waitstates einlegen, um die benötigten Daten lesen zu können. Dies bringt unweigerlich wieder eine Verlangsamung der Programmausführung mit sich. Beim Shadow-RAM-Verfahren dagegen werden die langsamen ROM-Routinen in den schnelleren RAM-Speicher kopiert und von dort ausgeführt. Das System-BIOS belegt meist die oberen 64 KByte (Hexadresse F0000-FFFFF). Im Speicherbereich 0 bis 1 MByte befindet sich auch gleichzeitig normaler DRAM-Speicher, nur ist der vom ROM belegte oder verwendete Bereich von 640 KByte bis 1 MByte ausgeblendet. Lesezugriffe des Prozessor finden also nicht auf das RAM statt, sondern auf die langsameren ROM-Bausteine. Durch die Einstellungen des BIOS-Setups erlauben die meisten Chipsätze, diesen versteckten RAM-Bereich einzublenden und somit dem Prozessor zu einem Zugriff auf die RAMs zu veranlassen. Nach dem Kopieren der ROM-Inhalte in das schnellere RAM wird dieser Speicherbereich mit einem Schreibschutz versehen, um ungewollte Manipulationen zu verhindern. (ROM Daten dürfen ja nicht grundlegend verändert werden)
10 Das muß aber nicht immer einwandfrei funktionieren. Wenn mehrere Erweiterungskarten beim Start Initialisiert werden, kann es unter Umständen zu Timing-Problemen beim Einsatz von Shadow-RAM kommen. Es macht sich durch Fehlfunktionen der entsprechenden Steckkarte wie zum Beispiel Netzwerkkarte, Grafikkarte oder Controller Karten bemerkbar. In diesem Falle bleibt dem Anwender nichts anderes übrig, als es mit Veränderungen des BIOS-Setups zu probieren. Adreßbereich FFFF A0000-AFFFF B0000-B7FFF B8000-BFFFF C0000-C3FFF C4000-C7FFF C8000-C9FFF CA000-FDFFF FE000-FFFFF Anwendungsbereich RAM-Bereich von 0 bis 640 KByte Reservierter EGA-Bereich Bereich für Monochrom-Adapter oder EGA Bereich für Color-Grafik-Adapter Reservierter EGA-BIOS-Bereich 16 KByte ROM-Erweiterung Festplatten-Controller freier Bereich für ROM-Routinen Standard-BIOS ROM-Area im Speicherbereich von 0 bis 1 MByte (Quelle: Pentium und Pentium Pro, Ralf Weber, Sybex Verlag GmbH Düsseldorf, 1996, Seite 35)
11 7. Literaturverzeichnis Pentium und Pentium Pro Ralf Weber Sybex Verlag GmbH Düsseldorf, 1996 PC-Wissen Arthur Dickschus Markt&TechnikBuch und Software-Verlag GmbH, 1997 Duden Informatik Hermann Engesser Dudenverlag München, 1988 Arbeitsbuch PC-Hardware Gebhard Joachim Oerter und Herwig Feichtinger Franzis-Verlag GmbH München, 1991 Notebooks richtig einsetzen Thomas Jungbluth Carl Hanser Verlag München Wien,
RO-Tutorien 3 / 6 / 12
RO-Tutorien 3 / 6 / 12 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery WOCHE 10 AM 01./02.07.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
MehrRAM - Random Access Memory
RAM - Random Access Memory Random Access Memory (dt. Speicher mit wahlfreiem Zugriff), abgekürzt RAM, ist ein Speicher, der besonders bei Computern als Arbeitsspeicher Verwendung findet. RAMs werden als
MehrREFERAT ÜBER RAM-MODULE:
REFERAT ÜBER RAM-MODULE: I N H A L T : M O D U L F O R M E N R A M - T y p e n T A K T R A T E N D A T E N R A T E N B U R S T - M O D I D Y N A M I S C H E S - R A M S T A T I S C H E S - R A M C O L
MehrRechnerstrukturen. 5. Speicher. Inhalt. Vorlesung Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1.
Rechnerstrukturen 5. Speicher 5.1 Motivation Speichertypen RAM / ROM Dynamisches RAM Inhalt Cache-Speicher Voll Assoziativ n-wege Assoziativ Direct Mapping 5.2 (c) Peter Sturm, Universität Trier 1 Der
MehrBesprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung
Themen heute Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Besprechung des 7. Übungsblattes Aufgabe 4a Der eigentliche Sprung erfolgt in der MEM-Phase (4. Pipeline-Stufe),
MehrRechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1
9. SPEICHER UND CACHE (c) Peter Sturm, University of Trier 1 Inhalt Grundlagen Speichertypen RAM / ROM Dynamisches RAM Cache- Speicher Voll AssoziaNv n- Wege AssoziaNv Direct Mapping Beispiel: 8 Bit- Register
MehrNotizen-Neuerungen PC- HAUPTSPEICHER
PC- HAUPTSPEICHER Einleitung...2 Erklärung... 2 Technische Grundlagen... 3 Die Vorläufer der heutigen Speicherarten...4 Von SDRAM zu DDR RAM und RDRAM... 5 Die Unterschiede zwischen SDRAM und DDR RAM...
MehrSpeicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM
Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM RAMs (Random Access Memory) - Schreib-Lese-Speicher RAMs sind Speicher mit der Aufgabe, binäre Daten für eine bestimmte Zeit zu speichern. Diese
MehrModul 304: Personalcomputer in Betrieb nehmen Thema: Speicher. Speicher / Memory V 1.0. Technische Berufsschule Zürich IT Seite 1
Speicher / Memory V 1.0 Technische Berufsschule Zürich IT Seite 1 Einleitung: Der Speicher (engl. Memory) ist eine Kernfunktion in einem Rechner. Programme und Daten werden in Speichern abgelegt. Man spricht
MehrRam/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12
Name: Klasse: Xaver Schweitzer 1BHWI Jahr: 2011/12 Ram/Rom/EPRom Abb. 1 Abb. 2 Abb. 3 Ram Rom EPRom 22.09.2011 1 von 10 Inhaltsverzeichnis INHALTSVERZEICHNIS... 2 EINLEITUNG... 3 RAM... 4 SRAM - Static
MehrFachbereich Medienproduktion
Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen
MehrReferat von Sonja Trotter. Hauptspeicher / Arbeitsspeicher / Speicher / RAM
Referat von Sonja Trotter Hauptspeicher / Arbeitsspeicher / Speicher / RAM Inhaltsverzeichnis 1. Einleitung 2. Speicher 3. Hauptspeicher 3.1. Arbeitsspeicher 3.1.1. Allgemein 3.1.2. Leistungsmerkmale des
Mehreinfache DRAMs sind heute nicht mehr erhältlich, sondern nur noch die schnelleren DRAM-Varianten...
3 DRAM (10) Vor-/Nachteile von DRAM-Bausteinen: periodischer Refresh erforderlich hohe Zugriffszeit von ca. 60 ns für das erste Datenwort, dank FPM kürzere Zugriffszeit von ca. 30 ns für folgende Datenworte
MehrTutorium Rechnerorganisation
Woche 9 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrErweiterung von Adressraum und Bit Tiefe
Erweiterung von Adressraum und Bit Tiefe Erweiterung des vorigen Beispiels ist offensichtlich: Vergrößerung des Adressraums (in der Größenordnung 2 n ): Füge eine Adressleitung hinzu und verdoppele die
MehrIn heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher
Speicherhierarchie In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher Register Speicherzellen, direkt mit der Recheneinheit verbunden Cache-Speicher Puffer-Speicher
MehrB Hauptspeicher und Cache
und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:
MehrB Hauptspeicher und Cache
und Cache und Cache Einordnung in das Schichtenmodell: 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher
MehrE Hauptspeicher und Cache
und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:
MehrE Hauptspeicher und Cache
und Cache und Cache Einordnung in das Schichtenmodell: 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 7. Vorlesung Klaus Kasper Inhalt Register Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Digitaltechnik 2 2 Digitaltechnik
MehrNicht flüchtige Speicher: Nicht löschbar: ROM, PROM (z.b. System). löschbar: EPROM, EEPROM, Flash (z.b. BIOS).
3. Speicher 3.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche
MehrArithmetische und Logische Einheit (ALU)
Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen
MehrSpeicherkapazität und Zugriffszeit einiger. Informationsspeicher. Informationsspeicher
Informationsspeicher sind eine entscheidende Grundlage für Informationstechnik, sie haben die Aufgabe, Daten und Programme effektiv verfügbar zu machen. Ihre technischen und ökonomischen Parameter begrenzen
MehrRechnerorganisation. 1. Juni 201 KC Posch
.6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus
Mehré Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus
4.2 Caches é Cache kommt aus dem Französischen: cacher (verstecken). é Er kann durch ein Anwendungsprogramm nicht explizit adressiert werden. é Er ist software-transparent, d.h. der Benutzer braucht nichts
MehrEnterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13
UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 4 Cache el0100 copyright W.
MehrRechnernetze und Organisation
Memory 1 Übersicht Motivation Speicherarten Register SRAM, DRAM Flash Speicherhierarchie Cache Virtueller Speicher 2 Motivation Speicher ist zentraler Bestandteil eines Computers neben Prozessor CPU Computer
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 6. Vorlesung Klaus Kasper Inhalt Asynchroner Zähler Synchroner Zähler Schaltungsanalyse Register Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM Digitaltechnik 2 2 Frequenzteiler
MehrMikroprozessortechnik Grundlagen 1
Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega28 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes
MehrCPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse
Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit
MehrDigital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1
Entwicklung der DRAMs Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs in Zukunft Richard Roth / FB Informatik und Mathematik Speicher 2 DRAM Speicherzelle (Trench Technology)
MehrElektronischer Speicher
Halbleiterspeicher Halbleiterspeicher dient der zeitlich begrenzten oder unbegrenzten Aufbewahrung von Daten, Zuständen und Programmen in Form von digitalen Signalen. Der Begriff resultiert aus dem Grundwerkstoff
MehrDas Innenleben. Der Prozessor. Chipsatz und BIOS
Das Innenleben Nach dem Öffnen des Computers (Vorsicht: Netzstecker ziehen und wegen der statischen Aufladung ein geerdetes Metallteil anfassen) fällt der Blick auf eine große Platine. Das ist das Mainboard
MehrFlüchtige Halbleiterspeicher: statisch: SRAM (für Caches). dynamisch: DRAM (für Arbeitsspeicher).
3. Speicher 3.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche
MehrComputer-Systeme. Teil 3: Das Boxmodell von Variablen
Computer-Systeme Teil 3: Das Boxmodell von Variablen Computer-Systeme WS 12/13 - Teil 3/Boxmodell 26.10.2012 1 Literatur [3-1] [3-2] [3-3] [3-4] [3-5] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen
MehrComputer-Systeme Teil 3: Das Boxmodell von Variablen
Computer-Systeme Teil 3: Das Boxmodell von Variablen Computer-Systeme WS 12/13 - Teil 3/Boxmodell 26.10.2012 1 Literatur [3-1] [3-2] [3-3] [3-4] [3-5] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen
MehrDIE EVOLUTION DES DRAM
DIE EVOLUTION DES DRAM Gliederung 1. Motivation 2. Aufbau und Funktionsweise 3. SDRAM 4. DDR SDRAM 5. DDR SDRAM Versionen 06.02.2018 Die Evolution des DRAM Folie 2 von 27 1. Motivation Motivation - Immer
Mehr19. Speicher Überblick Entwicklung: Speicherchips
19. Speicher 19.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche
Mehr3. Rechnerarchitektur
ISS: EDV-Grundlagen 1. Einleitung und Geschichte der EDV 2. Daten und Codierung 3. Rechnerarchitektur 4. Programmierung und Softwareentwicklung 5. Betriebssyteme 6. Internet und Internet-Dienste 3. Rechnerarchitektur
MehrHalbleiterspeicher. Halbleiterspeicher
Halbleiterspeicher Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin Halbleiterspeicher RAM Random Access Memory Schreib-Lese-Speicher SRAM statischer RAM DRAM dynamischer RAM Liers - PEG-Vorlesung
MehrErgänzung: RAM und ROM. SS 2012 Grundlagen der Rechnerarchitektur Speicher 72
Ergänzung: RAM und ROM SS 2012 Grundlagen der Rechnerarchitektur Speicher 72 Speichern eines Bits versus viele MB Wir wissen wie wir einzelne Bits speichern können (Erinnerung: Latches, Flip Flops) Mehrere
MehrHauptspeicher H.1.1 Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik :
H. Hauptspeicher H.. Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik : Hierarchische Datenspeicherung. - Programmierung, Datenbanken,
MehrSpeicher (1) zur Realisierung eines Rechnerspeichers benötigt man eine Materie mit physikalischen Eigenschaften, die
Speicher (1) Definition: Speichern ist die kurz- oder langfristige Änderung einer oder mehrerer physikalischer Eigenschaften einer Materie durch ein externes Ereignis. zur Realisierung eines Rechnerspeichers
Mehr2. Ansatzpunkt: Reduktion der Penalty Early Restart und critical word first
2. Ansatzpunkt: Reduktion der Penalty 2.1. Early Restart und critical word first Beide Techniken basieren darauf, die Wartezeit der CPU auf das Mindestmaß zu beschränken. Early restart lädt den Block wie
MehrTechnische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 13. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung Register Multiplexer Demultiplexer Halbleiterspeicher Statisches
MehrSpeichermedien
Definition = alle Medien die Informationen/Daten aufnehmen oder zeitweise speichern Daten= Informationen die technische Geräte verarbeiten können Verschiedene Arten zu Speichern: USB-Sticks Speicherkarten
MehrCache-Speicher. Design Digitaler Systeme. Prof. Dr.-Ing. Rainer Bermbach
Cache-Speicher Design Digitaler Systeme Prof. Dr.-Ing. Rainer Bermbach Übersicht Cache-Speicher Warum Cache-Speicher? Cache-Strukturen Aufbau und Organisation von Caches Cache-Architekturen Cache-Strategien
Mehr2. Halbleiterspeicher
2. Halbleiterspeicher Speicher mit wahlfreiem Zugriff (Random Access Memory): Zu jeder Speicherstelle kann gleich schnell zugegriffen werden. Matrixförmige Anordnung von 1Bit Speicherzellen, jede Speicherzelle
MehrHalbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1
Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM
MehrElektrizitätslehre und Elektronik. Halbleiterspeicher
1/5 Halbleiterspeicher Ein Halbleiterspeicher ist ein Datenspeicher, der aus einem Halbleiter besteht, in dem mittels der Halbleitertechnologie integrierte Schaltkreise realisiert werden. Die Daten werden
MehrVorlesung: Rechnerstrukturen, Teil 2 (Modul IP7)
Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) J. Zhang zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme
MehrSpeicher Typen. TI-Übung 5. Speicher SRAM. Speicher DRAM. SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Speicher, Caches
Speicher Typen TI-Übung 5 Speicher, Caches Andreas I. Schmied (andreas.schmied@uni-ulm.de) AspectIX-Team Abteilung Verteilte Systeme Universität Ulm WS2005 SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Charakteristik
MehrNeben Prozessor ist in einem Rechner das Speichersystem entscheidend für
1.3 Speicherwerk (1) Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für Leistungsfähigkeit und Kosten eines Rechners Idealvorstellung Ausreichend Kapazität Zugriffszeit kann stets
MehrQuiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset.
Quiz Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset 32 Bit Adresse 31 3 29... 2 1 SS 212 Grundlagen der Rechnerarchitektur
MehrGrundlegendes zum PC
Grundlegendes zum PC Grundsätzlicher Aufbau eines PC Bild eines PC Beschreibung Eingabegeräte Ausgabegeräte Speicher Sonstige Bild eines PC Beschreibung Sind alle gleich die PC Sind in 3 bereiche eingeteilt:
MehrKlausur Mikroprozessortechnik
1 Prof. Dr. K. Wüst WS 2001 FH Gießen Friedberg, FB MNI Studiengang Informatik Nachname: Vorname: Matrikelnummer: Klausur Mikroprozessortechnik 14.9.2001 Punkteverteilung Aufgabe Punkte erreicht 1 3 2
MehrIT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1
IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien
MehrCache Grundlagen. Schreibender Cache Zugriff. SS 2012 Grundlagen der Rechnerarchitektur Speicher 22
Cache Grundlagen Schreibender Cache Zugriff SS 212 Grundlagen der Rechnerarchitektur Speicher 22 Eine einfache Strategie Schreibt man nur in den Cache, werden Cache und darunter liegender Speicher inkonsistent.
Mehr(Cache-Schreibstrategien)
Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. 2. Nennen Sie zwei rotierende magnetische digitale Datenspeicher. 3. Nennen Sie zwei
Mehr5 Zusammengesetzte und reguläre Schaltungsstrukturen
5 Zusammengesetzte und reguläre Schaltungsstrukturen regelmäßig aufgebaute (reguläre) Schaltungsstrukturen implementieren jeweils eine größere Zahl an Gatterfunktionen wichtigste Vertreter: Speicher, programmierbare
MehrTeil VIII Von Neumann Rechner 1
Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only
MehrIn diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.
Spezielle Schaltwerke In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden. Das Register Das Register oder der
MehrDatenübertragung per Direct Memory Access (DMA)
Datenübertragung per Direct Memory Access (DMA) Durch einen direkten Speicherzugriff können die Daten ohne Umweg über den Prozessor in den Speicher geschrieben werden. So lässt sich die Ausführungsgeschwindigkeit
Mehr1 Architektur von Rechnern und Prozessoren Cache-Speicher (11) Ersetzungsstrategie
1.2.4.1 Cache-Speicher (11) Ersetzungsstrategie Welcher Block wird ersetzt? Verschiedene Strategien LSF: Least Frequently Used LRU: Last Recently Used FIFO: First-In First-Out Random: zufällige Auswahl
MehrPC-Komponenten. Die Bestandteile eines Computers
PC-Komponenten Die Bestandteile eines Computers Unterschied Hardware & Software Hardware: Wird zur Darstellung von Programmen benötigt Vorrausetzung für Software Software: Die auf Hardware gespeicherten
MehrVorlesung. Technologische Grundlagen der Informationsverarbeitung. Speicherung von Daten. Dipl.-Ing. Gert Martin
Vorlesung Technologische Grundlagen der Informationsverarbeitung Speicherung von Daten Dipl.-Ing. Gert Martin Datenspeicherung Prinzipien: Magnetische Speicherung Halbleiterspeicher (Speicher mit elektronischen
MehrKlausuraufgaben: Hardware (1.) Notieren Sie die Namen der Schnittstellen!
Klausuraufgaben: Hardware - Seite 1 Klausuraufgaben: Hardware (1.) Notieren Sie die Namen der Schnittstellen! (2.) Beschriften Sie die Namen der Komponenten im PC! 9 Klausuraufgaben: Hardware - Seite 2
MehrBusse. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg
Einleitung Bus-Konfiguration Bus-Arbitrierung Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Einleitung Bus-Konfiguration Bus-Arbitrierung
MehrSpeicher. Speicher. Speicherhierarchie. Speicher. Interessante Zahlen:
Übersicht 1 Einleitung Hauptspeicher 2 Hauptspeicher 3 Caches, Cache-Kohärenz Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009
MehrHardware und Gerätetreiber
Hardware und Gerätetreiber Betriebssysteme Hermann Härtig TU Dresden Übersicht Übersicht Kommunikation zwischen Hardware und CPU Interrupts I/O-Ports I/O-Speicher Busse Verwaltung von Geräten Dynamisches
MehrHardware-Komponenten. DI (FH) Levent Öztürk
Hardware-Komponenten DI (FH) Levent Öztürk Motherboard/ Hauptplatine Die Hauptplatine ist die zentrale Platine eines Computers. Auf ihr sind die einzelnen Bauteile wie Hauptprozessor (CPU), Speicher, der
MehrGrundlagen der Rechnerarchitektur. Speicher
Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie
MehrMikrocomputertechnik. Systembus. Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O
Systembus Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O Der Ablauf erfolgt in zwei Schritten: o Anlegen von Adressen und Schreib/LeseRichtung o Schreiben bzw. Lesen der Daten
MehrDer Aufbau des Computers
Der Aufbau des Computers 1.01 Einleitung 1.02 Das Gehäuse 1.03 Die Tastatur 1.04 Die Maus 1.05 Der Monitor 1.06 Das Diskettenlaufwerk 1.07 Das CD-ROM Laufwerk 1.08 Die Festplatte 1.09 Die Hauptplatine
MehrBusse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009
Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse 1/40 2008-10-13 Übersicht 1 Einleitung 2 Bus-Konfiguration
MehrLerndokumentation. Arbeitsspeicher. Lerndokumentation Arbeitsspeicher. Ausbildung Vorlehre Informatik. Autor: Ramon Schenk
. Kingston DIMM Riegel, High-End RAM mit Passiv-Kühlung Autor: Ramon Schenk Inhaltsverzeichnis 1 Übersicht Dokumentation... 2 2 Der... 2 2.1 Erläuterung... 2 2.2 Speicherverfahren... 2 2.3 Bedeutung des
MehrSpeicherhierarchie. [Technische Informatik Eine Einführung] Univ.-Prof. Dr. Paul Molitor
[Technische Informatik Eine Einführung] Univ.-Prof. Dr. Paul Molitor Lehrstuhl für Technische Informatik Institut für Informatik Martin-Luther-Universität Halle-Wittenberg Januar 2006 1 / 100 Inhalt dieser
MehrComputer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology
Computer: PC Informationstechnik für Luft-und Raumfahrt Ab Morgen nur eingebete Systeme Aber es gibt auch PCs Na gut... dann Heute. dann haben wir es hinter uns Und nicht wenige! PCs in N Jahren Industrie
MehrLösung von Übungsblatt 2
Lösung von Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. Lochstreifen, Lochkarte, CD/DVD beim Pressen. 2. Nennen Sie zwei rotierende
MehrMikrocomputertechnik. 5. Systembus R/W. Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O. Der Ablauf erfolgt in zwei Schritten:
5. Systembus Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O Der Ablauf erfolgt in zwei Schritten: o o Anlegen von Adressen und Schreib/LeseRichtung Schreiben bzw. Lesen der Daten
MehrVirtueller Speicher und Memory Management
Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write
MehrPhilipp Grasl PROZESSOREN
1 PROZESSOREN INHALTSVERZEICHNIS Definition/Verwendung Prozessor Historische Entwicklung Prozessor Aufbau Prozessor Funktionsweise Prozessor Steuerung/Maschinenbefehle Prozessorkern Prozessortakt 2 DEFINITION
MehrSpeichererweiterung CA
Bedienungsanleitung für die Speichererweiterung CA2000.01 Lieferumfang * Eine Speichererweiterungsplatine CA2000.01 mit Blech * Ein PAL-Satz 2/4 Megabyte auf der Platine (Pal 1.2/4 & Pal 2.2/4) * Ein PAL
MehrWie ist ein Computer aufgebaut?
Wie ist ein Computer aufgebaut? Auch wenn die meisten Computer unterschiedlich aussehen und die Entwicklung in der Computertechnik mit einer rasanten Geschwindigkeit voranschreitet, jeder Computer besitzt
MehrVorlesung: Technische Informatik 3
Rechnerarchitektur und Betriebssysteme zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme zhang@informatik.uni-hamburg.de Inhaltsverzeichnis 4. Computerarchitektur........................235
MehrEin- Ausgabeeinheiten
Kapitel 5 - Ein- Ausgabeeinheiten Seite 121 Kapitel 5 Ein- Ausgabeeinheiten Am gemeinsamen Bus einer CPU hängt neben dem Hauptspeicher die Peripherie des Rechners: d. h. sein Massenspeicher und die Ein-
MehrEDV in der. Apotheke. Computer verstehen und richtig nutzen. Von Apotheker Klaus Feuerhelm, Horb. mit 102 Abbildungen und 6 Tabellen
EDV in der Apotheke Computer verstehen und richtig nutzen Von Apotheker Klaus Feuerhelm, Horb mit 102 Abbildungen und 6 Tabellen Deutscher Apotheker Verlag Stuttgart 1994 Vorwort TeilA I. Grundlagen 13
MehrISA96 Dual-Ported RAM. Technische Beschreibung
Computertechnik GmbH ISA96 Dual-Ported RAM Technische Beschreibung Bestellnummern: 404.209696.000 2 ISA96 Dual-Ported RAM 64KByte Ihr Ansprechpartner: 1998 by Janich & Klass Computertechnik GmbH, Wuppertal
MehrBesprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur
Themen heute Besprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur Besprechung des 8. Übungsblattes Aufgabe 2.6. In diesem
MehrFolie 1. Folie 2. FH-Augsburg. FH-Augsburg
Folie 1 Inhaltsverzeichnis 1 1. Inhaltsverzeichnis 1-3 4. Anschluss von Speicher und Peripherie 5. Anschluss eines 16-Bit Speichers 6. Anschluss eines 16-Bit Speichers mit Bytezugriff 7. Abbildung Speicherbits
MehrSysteme I: Betriebssysteme Kapitel 8 Speicherverwaltung
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Version 21.12.2016 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten von Betriebssystemen
MehrCache Blöcke und Offsets
Cache Blöcke und Offsets Ein Cache Eintrag speichert in der Regel gleich mehrere im Speicher aufeinander folgende Bytes. Grund: räumliche Lokalität wird wie folgt besser ausgenutzt: Bei Cache Miss gleich
MehrTheorie der Programmiersprachen
slide 1 Vorlesung Theorie der Programmiersprachen Prof. Dr. Ulrich Ultes-Nitsche Forschungsgruppe Departement für Informatik Universität Freiburg slide 2 Heute Komponenten eines Computers Speicher Die
Mehr6 Exkurs: Assoziativspeicher
6 Exkurs: Assoziativspeicher alternative Möglichkeit der Speicherung von Informationen in einem Computer: Assoziativspeicher (inhaltsadressierbarer Speicher bzw. CAM = Content Addressable Memory) : bei
Mehr6 Exkurs: Assoziativspeicher (2) 6 Exkurs: Assoziativspeicher. 7.1 Speicherhierarchie. 7 Caches
6 Exkurs: Assoziativspeicher alternative Möglichkeit der Speicherung von Informationen in einem Computer: Assoziativspeicher (inhaltsadressierbarer Speicher bzw. CAM = Content Addressable Memory) : bei
Mehr