REFERAT ÜBER RAM-MODULE:
|
|
- Linus Beutel
- vor 7 Jahren
- Abrufe
Transkript
1 REFERAT ÜBER RAM-MODULE: I N H A L T : M O D U L F O R M E N R A M - T y p e n T A K T R A T E N D A T E N R A T E N B U R S T - M O D I D Y N A M I S C H E S - R A M S T A T I S C H E S - R A M C O L U M N -, R O W A D R E S S E S B U R S T - M O D I zb. ( ) 1st. & 2nd. - L E V E L C A C H E Q U E L L E N V E R Z E I C H N I S
2 M O D U L F O R M E N : S I M M s ( SINGLE- INLINE- MEMORY- MODULE ) SIMM das sind Speicherbausteine welche die CPU unterstützen. Sie sind in Speicherbänke von null und eins aufgeteilt und mit vier SIMM-Sockeln pro Bank versehen. Man benötigt also für eine CPU die 32 Datenbit unterstützt vier 30-polige SIMM s die jeweils in 8 BITbreiten organisiert sind. Die Speicherkapazität eines solchen SIMMS beträgt 256 Kbyte- 4Mbyte. DIMM s (DUAL- INLINE- MEMORY- MODULE) DIMM s unterscheiden sich nur gering von SIMM-Modulen, und zwar darin das bei SIMM-Modulen die gegenüberliegenden Kontakte auf der Platine miteinander verbunden sind und bei DIMM s eben nicht. Dadurch verdoppelt sich die Busbreite trotz gleichbleibender physikalischer breite. DIMM s sind heute meist 168-Polige Module und unterstützen meistens einen 68-Bit Bus. DIMM s werden vorwiegend mit SDRAM s bestückt wobei auch EDORAM s verwendet werden. S-DIMM s (SYNCRON- DUAL-INLINE- MEMORY- MODULE) SDIMM s unterscheiden sich von SIMM s und DIMM s darin das sie über ein Taktsignal verfügen das synchron zum Prozessortakt arbeitet. Daher erfolgt die Datenübertragung nicht mehr so langsam wie bei der asynchronen Weise der SIMM s und DIMM s. Dies kommt schon zu tragen bei einer Taktrate von 66 MHz und erstrecht bei Taktraten von mehr als 100 MHz. SDIMM Module verfügen über eine Datenbreite von 64- Bit, wodurch die paarweise Anordnung wie bei SIMM s und DIMM s auf den Speicherbänken entfällt. SDIMM S arbeiten durch ihre synchrone Betriebsart auch sehr viel stabiler.
3 RAM-TYPEN E D O - RAM: (E X T E N D E D - D A T - O U T P U T - RAM) Das EDO-RAM ist eine DRAM Technologie, die durch ein längeres bereitstellen der Daten am Speicherausgang die Lesezyklen verkürzt. Das EDO-RAM wird vorwiegend zur Erweiterung des CACHE-SPEICHERS verwendet. Ein EDO-RAM Puffert den zuletzt vom Prozessor angeforderten Wert. Und somit kann der Prozessor bei der nächsten Anforderung des Speicherinhalts diesen gepufferten Wert gerade aus dem EDO-RAM holen. Dadurch ist EDO-RAM theoretisch bis zu einem drittel schneller als ein normales RAM da ein Zugriff vom Prozessor entfällt. S D - RAM (S Y N C H R O N O U S - D Y N A M I C - RAM) Ein SD-RAM ist ein Speicher der mit Hilfe eines Taktgebers Synchronisierte Ein- und Ausgaben liefert. SD-RAM s können wesentlich schneller ausgelesen werden da sie intern in mehrere Bänke aufgeteilt sind und so abwechselnd betrieben werden können. SD-RAM s können mit einer Frequenz von bis zu 125 MHz betrieben werden. D D R - RAM (D O U B L E - D A T A - R A T E - RAM) Ein DDR-RAM nutzt die steigende wie auch die fallende Flanke eines Impulses als Taktimpuls. Und so kann die Taktrate verdoppelt werden, wodurch sich auch die Transferrate im vergleich zur Standarttechnik mit nur einer Flanke verdoppelt. R D RAM (R A M B U S - D Y N A M I C - RAM) Das RD-RAM ist eine neue Speichertechnologie von RAMBUS Inc. Es ist ein dynamisches RAM d.h. Standart D-RAM s verlieren innerhalb kürzester Zeit ihren Speicherinhalt und werden durch einen sogenannten Refresh regelmäßig aufgefrischt. Während die schnelleren und auch teureren S-RAM s ihren Speicherinhalt solange behalten bis der PC ausgeschaltet wird. Der Arbeitsspeicher ist z.b. in D-RAM s aufgebaut. Das RD-RAM ist so besonders, weil es eine sehr hohe Datentransferrate, aufgrund eines schmalen aber auch sehr schnellen Kanals bringt. Dieses RAM wird von dem sogenannten RAM-BUS angesprochen.
4 UNTERSCHIEDE VON: 1.) T A K T R A T E 2.)B U R S T- M O D E 3.)D A T E N R A T E 1.TAKTRATE Der Takt bei einem PC läßt sich vergleichen mit der Drehzahl eines Motors. Der Takt eines Prozessors z.b. wird in Megaherz (Millionen Takte die Sekunde) gemessen. Je höher also die Taktfrequenz des Rechners desto schneller arbeitet er. Wobei die verschiedenen Bauteile in einem PC mit unterschiedlichen Taktfrequenzen arbeiten. Da diese Einheiten aber zusammenarbeiten müssen, bremsen sie sich gegenseitig aus. Der Arbeitsspeicher in einem PC ist die langsamste Einheit in diesem System. 2.BURST-MODE Ein Burst beschreibt in der Computertechnik mehrere aufeinanderfolgende Speicherzugriffe. Die Länge eines Burst-Zyklus ist systemabhängig. Intel-CPU s arbeiten üblicherweise mit einem 4er-Burst z.b.( ). Im 1.Zyklus (dem Leadoff ) wird die Adresse der Speicherzelle dem RAM übertragen. Also braucht die CPU acht Takte um die Startadressen anzulegen. Diese Adressen werden einmal in eine Zeilenadresse(Row) und einmal in eine Spaltenadresse(Column) unterteilt. Da z.b. ein D-RAM als Matrize in Columns und Rows organisiert ist. Anschließend liest sie in jeweils drei Takten die nächsten drei Datenworte. Dies geht schneller weil die CPU keine neue Adressen anlegen muß. Früher ging das so vonstatten das erst eine Zeilenadresse vergeben wurde, dann wurde eine Spaltenadresse vergeben, und dann konnten erst die Daten ausgelesen werden. Und dies mußte bei jedem Burst-Zyklus wiederholt werden. Wobei die Zeilenadresse nur einmal vergeben wird und die Spaltenadresse jedesmal neu angelegt werden mußte. Danach wurde das Ganze ein wenig verschnellert in dem man während man die Spaltenadresse anlegte, schon die Daten auslesen konnte.heute ist es so das nur noch eine Zeilenadresse dann eine Spaltenadresse vergeben wird und dann werden alle Daten ausgelesen. 3. DATENRATE Die Datenrate gibt an, wie schnell das System es schafft, Datenpakete von z.b. 80Mbyte in einer gewissen Zeit von etwa 1.sec. vom Medium (der Festplatte) zum ersten Pufferspeicher(Cache) zu übertragen. Das Datenpaket wird von der Festplatte gelesen und dann werden die Daten in der richtigen Reihenfolge auf den Datenbus geschrieben. Beim Lesen werden immer mehr Daten gelesen als angefordert wurden. Denn es ist anzunehmen das benachbarte Daten ebenfalls benötigt werden. Wie schnell und wieviel Daten übertragen werden können, hängt davon ab, wie groß der Zwischenspeicher (der Cache; 256 KB-512 KB) ist, und wie schnell der Datenbus arbeitet.
5 E R L Ä U T E R U N G Z U : D Y N A M I S C H E S -RAM S T A T I S C H E S -RAM o C O L U M N R O W-ADRESSES Dynamisches -RAM (D-RAM) D-RAM s verlieren innerhalb kürzester Zeit ihren Speicherinhalt; damit dies nicht geschieht werden die Inhalte regelmäßig aufgefrischt (Refreshed). Das bedeutet, der Speicherinhalt wird ausgelesen und wieder zurück geschrieben. Kommt es einmal nicht zu dem sogenannten Refresh, können einzelne Bits kippen und den Dateninhalt verfälschen. Normalerweise arbeiten D-RAM s aber noch mit einem 100stel der normalen Refresh-Rate fehlerfrei. STATISCHES RAM (S-RAM) S-RAMs sind um einiges schneller als D-RAMs da sie keinen Refresh benötigen. Diese Art von RAM speichert die Daten in einer Art Flip-Flop-Verfahren. Für dieses Verfahren benötigt man zwei Transistoren pro Bit, was dieses RAM auch sehr teuer macht. Es ist aber auch stromsparender als ein normales D-RAM. S-RAM s werden normalerweise nur für den 2nd. Level Cache(Schneller Zwischenspeicher) eingesetzt. COLUMN UND ROW ADRESSES Die Column-Adresse ist die Spaltenadresse in einem Burstmode. Die Row-Adresse ist die Zeilenadresse in einem Burstmode. Diese Adressen müssen vergeben werden, damit das System genau weiß wohin es im RAM, die Daten die übertragen werden, schreiben soll.
6 1st. UND 2nd. LEVEL CACHE 1st. LEVEL CACHE Der 1 st.level Cache ist normalerweise zwischen die CPU und die DRAMs geschaltet. Er arbeitet also auch mit der selben Taktrate wie die CPU. Er besteht ausschließlich aus SRAMs da wie wir ja wissen diese schneller arbeiten als normale DRAMs. Mit einer Zugriffszeit von 9-3ns. Beim lesen der Daten überprüft das System, ob die Daten schon im Cache-Speicher vorhanden sind. Was bis zu 95% der Fall sein kann. Ist dies nun der Fall, dann können die Daten aus dem schnellen Speicher(Cache) gelesen werden, ansonsten werden sie aus dem langsamen DRAM gelesen. 2nd. LEVEL CACHE Der 2nd. Level Cache befand sich früher normalerweise außerhalb des CPU Gehäuses und konnte so bei Bedarf auch aufgerüstet werden. Denn die Kapazität war meist wesentlich geringer als die der üblichen Speicherauslegung. Der 2nd. Level Cache ist ein schneller Zwischenspeicher und befindet sich mittlerweile auch im CPU Gehäuse. Und da in einem Programm die einzelnen Programmteile oder Datenvariablen immer wieder benötigt werden, kann man mit diesem Zwischenspeicher ganz beachtliche Steigerungen der Verarbeitungsgeschwindigkeit erzielen, vorausgesetzt die Daten stehen aus dem Cache zur Verfügung. ALSO: Der Prozessor holt seine Anweisungen und Daten aus dem 1st. Level Cache, dieser aus dem 2nd. Level Cache, dieser aus dem Hauptspeicher und dieser wiederum von der Festplatte.
7 QUELLENVERZEICHNIS: www. Tu-darmstadt. de www. dudkowski. de PC-WERKSTATT von Klaus Dembowski
RAM - Random Access Memory
RAM - Random Access Memory Random Access Memory (dt. Speicher mit wahlfreiem Zugriff), abgekürzt RAM, ist ein Speicher, der besonders bei Computern als Arbeitsspeicher Verwendung findet. RAMs werden als
MehrDigital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1
Entwicklung der DRAMs Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs in Zukunft Richard Roth / FB Informatik und Mathematik Speicher 2 DRAM Speicherzelle (Trench Technology)
Mehreinfache DRAMs sind heute nicht mehr erhältlich, sondern nur noch die schnelleren DRAM-Varianten...
3 DRAM (10) Vor-/Nachteile von DRAM-Bausteinen: periodischer Refresh erforderlich hohe Zugriffszeit von ca. 60 ns für das erste Datenwort, dank FPM kürzere Zugriffszeit von ca. 30 ns für folgende Datenworte
MehrReferat von Sonja Trotter. Hauptspeicher / Arbeitsspeicher / Speicher / RAM
Referat von Sonja Trotter Hauptspeicher / Arbeitsspeicher / Speicher / RAM Inhaltsverzeichnis 1. Einleitung 2. Speicher 3. Hauptspeicher 3.1. Arbeitsspeicher 3.1.1. Allgemein 3.1.2. Leistungsmerkmale des
MehrNotizen-Neuerungen PC- HAUPTSPEICHER
PC- HAUPTSPEICHER Einleitung...2 Erklärung... 2 Technische Grundlagen... 3 Die Vorläufer der heutigen Speicherarten...4 Von SDRAM zu DDR RAM und RDRAM... 5 Die Unterschiede zwischen SDRAM und DDR RAM...
MehrIn heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher
Speicherhierarchie In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher Register Speicherzellen, direkt mit der Recheneinheit verbunden Cache-Speicher Puffer-Speicher
MehrModul 304: Personalcomputer in Betrieb nehmen Thema: Speicher. Speicher / Memory V 1.0. Technische Berufsschule Zürich IT Seite 1
Speicher / Memory V 1.0 Technische Berufsschule Zürich IT Seite 1 Einleitung: Der Speicher (engl. Memory) ist eine Kernfunktion in einem Rechner. Programme und Daten werden in Speichern abgelegt. Man spricht
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 6. Vorlesung Klaus Kasper Inhalt Asynchroner Zähler Synchroner Zähler Schaltungsanalyse Register Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM Digitaltechnik 2 2 Frequenzteiler
MehrB Hauptspeicher und Cache
und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:
MehrB Hauptspeicher und Cache
und Cache und Cache Einordnung in das Schichtenmodell: 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher
MehrInhaltsverzeichnis. 1. Die Unterteilung des internen Speichers in ROM und RAM Seite Der ROM-Speicher Seite Der RAM Speicher Seite 4
Inhaltsverzeichnis 1. Die Unterteilung des internen Speichers in ROM und RAM Seite 3 1.1 Der ROM-Speicher Seite 3 1.2 Der RAM Speicher Seite 4 2. Der Cache-Speicher Seite 4 2.1 Die Funktionsweise des 2
MehrE Hauptspeicher und Cache
und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:
MehrE Hauptspeicher und Cache
und Cache und Cache Einordnung in das Schichtenmodell: 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher
MehrSpeicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM
Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM RAMs (Random Access Memory) - Schreib-Lese-Speicher RAMs sind Speicher mit der Aufgabe, binäre Daten für eine bestimmte Zeit zu speichern. Diese
MehrRechnerorganisation. 1. Juni 201 KC Posch
.6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus
MehrDIE EVOLUTION DES DRAM
DIE EVOLUTION DES DRAM Gliederung 1. Motivation 2. Aufbau und Funktionsweise 3. SDRAM 4. DDR SDRAM 5. DDR SDRAM Versionen 06.02.2018 Die Evolution des DRAM Folie 2 von 27 1. Motivation Motivation - Immer
MehrIT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1
IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien
MehrSpeicherkapazität und Zugriffszeit einiger. Informationsspeicher. Informationsspeicher
Informationsspeicher sind eine entscheidende Grundlage für Informationstechnik, sie haben die Aufgabe, Daten und Programme effektiv verfügbar zu machen. Ihre technischen und ökonomischen Parameter begrenzen
Mehr2. Ansatzpunkt: Reduktion der Penalty Early Restart und critical word first
2. Ansatzpunkt: Reduktion der Penalty 2.1. Early Restart und critical word first Beide Techniken basieren darauf, die Wartezeit der CPU auf das Mindestmaß zu beschränken. Early restart lädt den Block wie
MehrIn diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.
Spezielle Schaltwerke In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden. Das Register Das Register oder der
MehrComputer-Systeme. Teil 3: Das Boxmodell von Variablen
Computer-Systeme Teil 3: Das Boxmodell von Variablen Computer-Systeme WS 12/13 - Teil 3/Boxmodell 26.10.2012 1 Literatur [3-1] [3-2] [3-3] [3-4] [3-5] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen
MehrComputer-Systeme Teil 3: Das Boxmodell von Variablen
Computer-Systeme Teil 3: Das Boxmodell von Variablen Computer-Systeme WS 12/13 - Teil 3/Boxmodell 26.10.2012 1 Literatur [3-1] [3-2] [3-3] [3-4] [3-5] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen
MehrEnterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13
UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 4 Cache el0100 copyright W.
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 7. Vorlesung Klaus Kasper Inhalt Register Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Digitaltechnik 2 2 Digitaltechnik
MehrNicht flüchtige Speicher: Nicht löschbar: ROM, PROM (z.b. System). löschbar: EPROM, EEPROM, Flash (z.b. BIOS).
3. Speicher 3.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche
MehrRO-Tutorien 3 / 6 / 12
RO-Tutorien 3 / 6 / 12 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery WOCHE 10 AM 01./02.07.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
Mehr3. Rechnerarchitektur
ISS: EDV-Grundlagen 1. Einleitung und Geschichte der EDV 2. Daten und Codierung 3. Rechnerarchitektur 4. Programmierung und Softwareentwicklung 5. Betriebssyteme 6. Internet und Internet-Dienste 3. Rechnerarchitektur
MehrBesprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung
Themen heute Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Besprechung des 7. Übungsblattes Aufgabe 4a Der eigentliche Sprung erfolgt in der MEM-Phase (4. Pipeline-Stufe),
MehrFachbereich Medienproduktion
Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen
Mehr1 Architektur von Rechnern und Prozessoren Cache-Speicher (11) Ersetzungsstrategie
1.2.4.1 Cache-Speicher (11) Ersetzungsstrategie Welcher Block wird ersetzt? Verschiedene Strategien LSF: Least Frequently Used LRU: Last Recently Used FIFO: First-In First-Out Random: zufällige Auswahl
MehrNeben Prozessor ist in einem Rechner das Speichersystem entscheidend für
1.3 Speicherwerk (1) Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für Leistungsfähigkeit und Kosten eines Rechners Idealvorstellung Ausreichend Kapazität Zugriffszeit kann stets
MehrIn diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.
Spezielle Schaltwerke In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden. Das Register Das Register oder der
MehrCPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse
Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit
MehrMikrocomputertechnik. Systembus. Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O
Systembus Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O Der Ablauf erfolgt in zwei Schritten: o Anlegen von Adressen und Schreib/LeseRichtung o Schreiben bzw. Lesen der Daten
MehrRam/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12
Name: Klasse: Xaver Schweitzer 1BHWI Jahr: 2011/12 Ram/Rom/EPRom Abb. 1 Abb. 2 Abb. 3 Ram Rom EPRom 22.09.2011 1 von 10 Inhaltsverzeichnis INHALTSVERZEICHNIS... 2 EINLEITUNG... 3 RAM... 4 SRAM - Static
MehrTechnische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 13. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung Register Multiplexer Demultiplexer Halbleiterspeicher Statisches
MehrArithmetische und Logische Einheit (ALU)
Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen
Mehr19. Speicher Überblick Entwicklung: Speicherchips
19. Speicher 19.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche
MehrMikrocomputertechnik. 5. Systembus R/W. Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O. Der Ablauf erfolgt in zwei Schritten:
5. Systembus Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O Der Ablauf erfolgt in zwei Schritten: o o Anlegen von Adressen und Schreib/LeseRichtung Schreiben bzw. Lesen der Daten
MehrHalbleiterspeicher. Halbleiterspeicher
Halbleiterspeicher Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin Halbleiterspeicher RAM Random Access Memory Schreib-Lese-Speicher SRAM statischer RAM DRAM dynamischer RAM Liers - PEG-Vorlesung
MehrFlüchtige Halbleiterspeicher: statisch: SRAM (für Caches). dynamisch: DRAM (für Arbeitsspeicher).
3. Speicher 3.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche
MehrGrundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie
MehrGrundlagen der Rechnerarchitektur. Speicher
Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie
MehrEinfluss der Taktfrequenz von DDR SDRAM und des Prozessors auf die Speicherperformance eines Computers
Projekt zur Vorlesung Computer Systems Performance Analysis and Benchmarking Einfluss der Taktfrequenz von DDR SDRAM und des Prozessors auf die Speicherperformance eines Computers Durchgeführt von: Reto
MehrSpeicher Typen. TI-Übung 5. Speicher SRAM. Speicher DRAM. SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Speicher, Caches
Speicher Typen TI-Übung 5 Speicher, Caches Andreas I. Schmied (andreas.schmied@uni-ulm.de) AspectIX-Team Abteilung Verteilte Systeme Universität Ulm WS2005 SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Charakteristik
MehrRechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1
9. SPEICHER UND CACHE (c) Peter Sturm, University of Trier 1 Inhalt Grundlagen Speichertypen RAM / ROM Dynamisches RAM Cache- Speicher Voll AssoziaNv n- Wege AssoziaNv Direct Mapping Beispiel: 8 Bit- Register
Mehré Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus
4.2 Caches é Cache kommt aus dem Französischen: cacher (verstecken). é Er kann durch ein Anwendungsprogramm nicht explizit adressiert werden. é Er ist software-transparent, d.h. der Benutzer braucht nichts
MehrGrundlagen der Rechnerarchitektur. Speicher
Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie
MehrCache-Speicher. Design Digitaler Systeme. Prof. Dr.-Ing. Rainer Bermbach
Cache-Speicher Design Digitaler Systeme Prof. Dr.-Ing. Rainer Bermbach Übersicht Cache-Speicher Warum Cache-Speicher? Cache-Strukturen Aufbau und Organisation von Caches Cache-Architekturen Cache-Strategien
MehrArbeitsspeicher. 2.5 Arbeitsspeicher
Arbeitsspeicher 2.5 Arbeitsspeicher Der Arbeitsspeicher bei einem PC ist aus DRAM-Chips (Dynamic Random Access Memory) aufgebaut, die sich bei üblichen PC und Notebooks auf Speichermodulen befinden. Die
MehrTeil VIII Von Neumann Rechner 1
Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only
MehrFerner müssen die DIMMs folgenden Spezifikationen entsprechen : 2,5 V 184-polige Module Maximale Anzahl Speicherbausteine auf den DDR-SDRAM-Modulen: 1
Deutsch Anweisungen zum Aus- und Einbau Arbeitsspeicher AppleCare Bitte folgen Sie diesen Anweisungen gewissenhaft. Geschieht dies nicht, kann Ihr Computersystem beschädigt werden, und Ihr Garantieanspruch
Mehr4 DRAM-Varianten (2) 4 DRAM-Varianten. 4 DRAM-Varianten (4) 4 DRAM-Varianten (3)
4 DRAM-Varianten Möglichkeiten der Beschleunigung des Zugriffs auf Daten aus DRAM-Bausteinen: 1) Überlappung: Auslesen eines Datenwortes erfolgt simultan zum Anlegen der Adresse für den nächsten Zugriff
MehrHauptspeicher H.1.1 Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik :
H. Hauptspeicher H.. Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik : Hierarchische Datenspeicherung. - Programmierung, Datenbanken,
MehrElektrizitätslehre und Elektronik. Halbleiterspeicher
1/5 Halbleiterspeicher Ein Halbleiterspeicher ist ein Datenspeicher, der aus einem Halbleiter besteht, in dem mittels der Halbleitertechnologie integrierte Schaltkreise realisiert werden. Die Daten werden
MehrRechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.
Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,
MehrTutorium Rechnerorganisation
Woche 9 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrLerndokumentation. Arbeitsspeicher. Lerndokumentation Arbeitsspeicher. Ausbildung Vorlehre Informatik. Autor: Ramon Schenk
. Kingston DIMM Riegel, High-End RAM mit Passiv-Kühlung Autor: Ramon Schenk Inhaltsverzeichnis 1 Übersicht Dokumentation... 2 2 Der... 2 2.1 Erläuterung... 2 2.2 Speicherverfahren... 2 2.3 Bedeutung des
MehrSpeicher. Speicher. Speicherhierarchie. Speicher. Interessante Zahlen:
Übersicht 1 Einleitung Hauptspeicher 2 Hauptspeicher 3 Caches, Cache-Kohärenz Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009
MehrErweiterung von Adressraum und Bit Tiefe
Erweiterung von Adressraum und Bit Tiefe Erweiterung des vorigen Beispiels ist offensichtlich: Vergrößerung des Adressraums (in der Größenordnung 2 n ): Füge eine Adressleitung hinzu und verdoppele die
MehrMikroprozessortechnik Grundlagen 1
Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega28 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes
MehrVorlesung. Technologische Grundlagen der Informationsverarbeitung. Speicherung von Daten. Dipl.-Ing. Gert Martin
Vorlesung Technologische Grundlagen der Informationsverarbeitung Speicherung von Daten Dipl.-Ing. Gert Martin Datenspeicherung Prinzipien: Magnetische Speicherung Halbleiterspeicher (Speicher mit elektronischen
MehrVorlesung: Rechnerstrukturen, Teil 2 (Modul IP7)
Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) J. Zhang zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme
MehrQuiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset.
Quiz Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset 32 Bit Adresse 31 3 29... 2 1 SS 212 Grundlagen der Rechnerarchitektur
MehrDas Innenleben. Der Prozessor. Chipsatz und BIOS
Das Innenleben Nach dem Öffnen des Computers (Vorsicht: Netzstecker ziehen und wegen der statischen Aufladung ein geerdetes Metallteil anfassen) fällt der Blick auf eine große Platine. Das ist das Mainboard
MehrEine Möglichkeit: Latch als Speicherzelle
SRAM Eine Möglichkeit: Latch als Speicherzelle Man könnte ein Latch z.b. aus Gated Invertern benutzen Diese Zelle benötigt 4 Steuerleitungen (LD, RD und Inverse), einen Bus, 2 Versorgungen Viele Leitungen
MehrRechnerstrukturen. 5. Speicher. Inhalt. Vorlesung Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1.
Rechnerstrukturen 5. Speicher 5.1 Motivation Speichertypen RAM / ROM Dynamisches RAM Inhalt Cache-Speicher Voll Assoziativ n-wege Assoziativ Direct Mapping 5.2 (c) Peter Sturm, Universität Trier 1 Der
MehrZENTRALEINHEITEN GRUPPE
31. Oktober 2002 ZENTRALEINHEITEN GRUPPE 2 Rita Schleimer IT für Führungskräfte WS 2002/03 1 Rita Schleimer TEIL 1 - Inhalt Zentraleinheit - Überblick Architekturprinzipien Zentralspeicher IT für Führungskräfte
Mehr1. Basiskomponenten eines Rechners 1.3 Befehlssatzarchitekturen (1) Mehr Flexibilität beim Datenzugriff. Vier Klassen von Befehlssatz-Architekturen
1.3 Befehlssatzarchitekturen (1) Bisher: weitgehende feste Zuordnung der Daten zu Registern Zu inflexibel Mehr Flexibilität beim Datenzugriff Vier Klassen von Befehlssatz-Architekturen 73 1.3 Befehlssatzarchitekturen
MehrCache Grundlagen. Schreibender Cache Zugriff. SS 2012 Grundlagen der Rechnerarchitektur Speicher 22
Cache Grundlagen Schreibender Cache Zugriff SS 212 Grundlagen der Rechnerarchitektur Speicher 22 Eine einfache Strategie Schreibt man nur in den Cache, werden Cache und darunter liegender Speicher inkonsistent.
MehrPhilipp Grasl PROZESSOREN
1 PROZESSOREN INHALTSVERZEICHNIS Definition/Verwendung Prozessor Historische Entwicklung Prozessor Aufbau Prozessor Funktionsweise Prozessor Steuerung/Maschinenbefehle Prozessorkern Prozessortakt 2 DEFINITION
MehrTheorie der Programmiersprachen
slide 1 Vorlesung Theorie der Programmiersprachen Prof. Dr. Ulrich Ultes-Nitsche Forschungsgruppe Departement für Informatik Universität Freiburg slide 2 Heute Komponenten eines Computers Speicher Die
Mehr5 Zusammengesetzte und reguläre Schaltungsstrukturen
5 Zusammengesetzte und reguläre Schaltungsstrukturen regelmäßig aufgebaute (reguläre) Schaltungsstrukturen implementieren jeweils eine größere Zahl an Gatterfunktionen wichtigste Vertreter: Speicher, programmierbare
MehrTechnische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 14. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung Halbleiterspeicher i Statisches RAM Dynamisches RAM Zahlendarstellung
Mehr2. Halbleiterspeicher
2. Halbleiterspeicher Speicher mit wahlfreiem Zugriff (Random Access Memory): Zu jeder Speicherstelle kann gleich schnell zugegriffen werden. Matrixförmige Anordnung von 1Bit Speicherzellen, jede Speicherzelle
MehrCache Blöcke und Offsets
Cache Blöcke und Offsets Ein Cache Eintrag speichert in der Regel gleich mehrere im Speicher aufeinander folgende Bytes. Grund: räumliche Lokalität wird wie folgt besser ausgenutzt: Bei Cache Miss gleich
MehrDas Motherboard (Hauptplatine) beinhaltet Prozessor (CPU), Speicher (RAM) Anschlüsse für interne Disks, Steckkarten, Anschlüsse nach aussen
Das Motherboard (Hauptplatine) beinhaltet Prozessor (CPU), Speicher (RAM) Anschlüsse für interne Disks, Steckkarten, Anschlüsse nach aussen Damit man grosse Zahlen abkürzen kann, behilft man sich dieser
MehrInterdisziplinäres Laborpraktikum. Master ET. Versuch 783. Digitale Speicher
Interdisziplinäres Laborpraktikum Master ET Versuch 783 Digitale Speicher Institut für Nanoelektronik E-9 Technische Universität Hamburg-Harburg, 2009 Stand: 25.03.2009, Lait Abu-Saleh 1. Einleitung In
MehrZusammenhang Interrupt, Befehlszyklus, indirekte Adressierung und Mikroprogramm [Stallings, Kap. 15, S ]
2.1.2 Behandlung von Unterbrechungen (Interrupts) Zusammenhang Interrupt, Befehlszyklus, indirekte Adressierung und Mikroprogramm [Stallings, Kap. 15, S. 582-585] t 1 : MAR (PC) t 2 : MBR Memory[MAR] PC
MehrEinführung in Computer Microsystems 8. Speicher, PLLs, Busse
Einführung in Computer Microsystems 8. Speicher, PLLs, Busse Prof. Dr.-Ing. Sorin A. Huss Fachbereich Informatik Integrierte Schaltungen und Systeme SS 2009 Integrierte Schaltungen und Systeme Einführung
MehrSRAM-Zelle Lesevorgang
SRAM-Zelle Lesevorgang 1 im Flipflop gespeichert U DD Bit Bit Wort - Low - Potential - High - Potential 195 SRAM-Zelle Schreibvorgang 1 im Flipflop gespeichert U DD Bit Bit Wort - Low - Potential - High
MehrAdressierung von Speichern und Eingabe- Ausgabegeräten
Adressierung von Speichern und Eingabe- Ausgabegeräten Adressdecodierung Die Busstruktur von Prozessorsystemen verbindet die Bauteile über gemeinsame Leitungen. Auf dem Bus darf zu einer Zeit immer nur
Mehr6 Exkurs: Assoziativspeicher
6 Exkurs: Assoziativspeicher alternative Möglichkeit der Speicherung von Informationen in einem Computer: Assoziativspeicher (inhaltsadressierbarer Speicher bzw. CAM = Content Addressable Memory) : bei
Mehr6 Exkurs: Assoziativspeicher (2) 6 Exkurs: Assoziativspeicher. 7.1 Speicherhierarchie. 7 Caches
6 Exkurs: Assoziativspeicher alternative Möglichkeit der Speicherung von Informationen in einem Computer: Assoziativspeicher (inhaltsadressierbarer Speicher bzw. CAM = Content Addressable Memory) : bei
Mehr2 Rechnerarchitekturen
2 Rechnerarchitekturen Rechnerarchitekturen Flynns Klassifikation Flynnsche Klassifikation (Flynn sche Taxonomie) 1966 entwickelt, einfaches Modell, bis heute genutzt Beschränkung der Beschreibung auf
MehrWie groß ist die Page Table?
Wie groß ist die Page Table? Im vorigen (typischen) Beispiel verwenden wir 20 Bits zum indizieren der Page Table. Typischerweise spendiert man 32 Bits pro Tabellen Zeile (im Vorigen Beispiel brauchten
MehrI. EINLEITUNG. Auf den folgenden Seiten wünsche ich Ihnen viel Vergnügen beim Lesen und bedanke mich für Ihr Interesse.
I. EINLEITUNG Im Zusammenhang mit der Leistungsfähigkeit eines Computers in Bezug auf Schnelligkeit und Fehlerfreiheit der Programmausführung fällt die Diskussion schnell an bestimmte Hardwarekomponenten.
MehrInhalt. Prozessoren. Curriculum Manfred Wilfling. 28. November HTBLA Kaindorf. M. Wilfling (HTBLA Kaindorf) CPUs 28. November / 9
Inhalt Curriculum 1.4.2 Manfred Wilfling HTBLA Kaindorf 28. November 2011 M. Wilfling (HTBLA Kaindorf) CPUs 28. November 2011 1 / 9 Begriffe CPU Zentraleinheit (Central Processing Unit) bestehend aus Rechenwerk,
MehrBusse. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg
Einleitung Bus-Konfiguration Bus-Arbitrierung Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Einleitung Bus-Konfiguration Bus-Arbitrierung
MehrBusse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009
Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse 1/40 2008-10-13 Übersicht 1 Einleitung 2 Bus-Konfiguration
Mehrals Powerpoint-Präsentation bestellen unter www.computer-wissen.net bzw. www.sic-info.de
Übersicht Speicher Speichermedien nur systemintern verwendet (nicht vom Benutzer) z.b. Hauptspeicher... vom Benutzer (extern) verwendet z.b. Festplatte, CD, USB-Stick... 07-10-27 (c) Dipl.-Inf. Göran Sonnemann
Mehr8. SPS Komponenten: Beschreibung der Hardware-Komponenten einer SPS samt deren Eigenschaften
8. SPS Komponenten: Beschreibung der Hardware-Komponenten einer SPS samt deren Eigenschaften Automatisierungsgerät: Zentralbaugruppe mit Prozessor Kommunikationsbaugruppe (Feldbusanschaltung) Bussysteme
MehrKlausuraufgaben: Hardware (1.) Notieren Sie die Namen der Schnittstellen!
Klausuraufgaben: Hardware - Seite 1 Klausuraufgaben: Hardware (1.) Notieren Sie die Namen der Schnittstellen! (2.) Beschriften Sie die Namen der Komponenten im PC! 9 Klausuraufgaben: Hardware - Seite 2
MehrAufbau und Funktionsweise eines Computers
Aufbau und Funktionsweise eines Computers Thomas Röfer Hardware und Software von Neumann Architektur Schichtenmodell der Software Zahlsysteme Repräsentation von Daten im Computer Praktische Informatik
MehrGrundlagen der Informatik
Grundlagen der Informatik Vertiefungsvorlesung zu aktueller Hardware und Software Teil 1 Prof. Dr.-Ing. Thomas Wiedemann Fachgebiet Informatik / Mathematik Überblick zur Vorlesung Aktueller Stand der Hardware
MehrRechnernetze und Organisation
Memory 1 Übersicht Motivation Speicherarten Register SRAM, DRAM Flash Speicherhierarchie Cache Virtueller Speicher 2 Motivation Speicher ist zentraler Bestandteil eines Computers neben Prozessor CPU Computer
MehrAutomation und Prozessrechentechnik
Automation und Prozessrechentechnik Sommersemester 2 Prozessrechner, Mikroprozessor Aufgabe eines Prozessrechners Ein Prozessrechner ist ein (digitaler) Rechner, der einen technischen Prozess nach Vorgaben
Mehr