T e) Wie unterscheiden sich die Opcodes von vorzeichenlosen und vorzeichenbehafteten Ladebefehlen?

Transkript

1 MMIX-Prozessor T e) Wie unterscheiden sich die Opcodes von vorzeichenlosen und vorzeichenbehafteten Ladebefehlen? f) Nehmen Sie an, dass die vorzeichenbehaftete 8 Bit breite Zahl -64 mit dem LDB-Befehl in ein Allzweckregister geladen wurde und geben Sie alle Bits des Allzweckregisters in hexadezimaler Notation aus ( Register, Kain DO ) ZB LPB / LDBU Untersdied FESTKOMMAGBO f, E nnn 111 inv Of in : EEFLFIFEFEFEE # # OXCO g) Welcher Wert würde im Allzweckregister stehen, wenn die Zahl -64 versehentlich mit einem LDBU-Befehl statt mit einem LDB-Befehl in das Allzweckregister geladen worden wäre? Geben Sie den Wert in der Basis 10 an ± I 64 + n28 = 192 f T h) Wie können die Ladebefehle 64 Bit breite Speicheradressen adressieren, obwohl im Befehlswort nur 16 Bit zur Darstellung der Adresse verfügbar sind? 256 PCODE 32 Bit - Register 8 Bit 8 fr Bit Befell die = 1613,'t Register Adressierungde ( lekk 8BiH unit Offset A) 2 Register 2) Dicektoparand maximal oltset von 255

2 65 MMIX Befehle 283 i) Vervollständigen Sie den nachfolgenden MMIX-Code um die Bereitstellung und Initialisierung eines Basisregisters zur Adressierung von A, B und C LOC # A BYTE 0 B OCTA #FFFF C OCTA LOC #100 Main LDO $0,B! 0x0 0x1 0x2 0x3 0x4 0x5 0x6 0x7 0x8 0x9 0xA 0xB 0xC 0xD 0xE 0xF! 0x0 0x1 0x2 0x3 0x4 0x5 0x6 0x7 TRAP 5ν FCMP ν FUN ν FEQL ν FADD 4ν FIX 4ν FSUB 4ν FIXU 4ν FLOT[I] 4ν FLOTU[I] 4ν SFLOT[I] 4ν SFLOTU[I] 4ν FMUL 4ν FCMPE 4ν FUNE ν FEQLE 4ν FDIV 40ν FSQRT 40ν FREM 4ν FINT 4ν MUL[I] 10ν MULU[I] 10ν DIV[I] 60ν DIVU[I] 60ν ADD[I] ν 2ADDU[I] ν CMP[I] ν SL[I] ν BN[B] ν+π BNN[B] ν+π PBN[B] 3ν-π PBNN[B] 3ν-π CSN[I] ν ADDU[I] ν 4ADDU[I] ν CMPU[I] ν SLU[I] ν BZ[B] ν+π BNZ[B] ν+π PBZ[B] 3ν-π PBNZ[B] 3ν-π CSZ[I] ν SUB[I] ν 8ADDU[I] ν NEG[I] ν SR[I] ν BP[B] ν+π BNP[B] ν+π PBP[B] 3ν-π PBNP[B] 3ν-π CSP[I] ν SUBU[I] ν 16ADDU[I] ν NEGU[I] ν SRU[I]ν BOD[B] ν+π BEV[B] ν+π PBOD[B] 3ν-π PBEV[B] 3ν-π CSOD[I] ν CSNN[I] ν ZSN[I] ν CSNZ[I] ν ZSZ[I] ν CSNP[I] ν ZSP[I] ν CSEV[I] ν ZSOD[I] ν ZSNN[I] ν ZSNZ[I] ν ZSNP[I] ν ZSEV[I] ν LDB[I] µ+ν LDBU[I] µ+ν LDW[I] µ+ν LDWU[I] µ+ν LDT[I] µ+ν LDTU[I] µ+ν LDO[I] µ+ν LDOU[I] µ+ν LDSF[I] µ+ν LDHT[I] µ+ν CSWAP[I] 2µ+2ν LDUNC[I] µ+ν LDVTS[I] ν PRELD[I] ν PREGO[I] ν GO[I] 3ν STB[I] µ+ν STBU[I] µ+ν STW[I] µ+ν STWU[I] µ+ν STT[I] µ+ν STTU[I] µ+ν STO[I] µ+ν STOU[I] µ+ν STSF[I] µ+ν STHT[I] µ+ν STCO[I] µ+ν STUNC[I] µ+ν SYNCD[I] ν PREST[I] ν SYNCID[I] ν PUSHGO[I] 3ν OR[I] ν ORN[I] ν NOR[I] ν XOR[I] ν AND[I] ν ANDN[I] ν NAND[I] ν NXOR[I] ν BDIF[I] ν WDIF[I] ν TDIF[I] ν ODIF[I] ν MUX[I] ν SADD[I] ν MOR[I] ν MXOR[I] ν SETH ν SETMH ν SETML ν SETL ν INCH ν INCHM ν INCML ν INCL ν ORH ν ORMH ν ORML ν ORL ν ANDNH ν ANDNMH ν ANDNML ν ANDNL ν JMP[B] ν PUSHJ[B] ν GETA[B] ν PUT[I] ν POP 3ν RESUME 5ν [UN]SAVE 20µ+ν SYNC ν SWYM ν GET ν TRIP 5ν 0x8 0x9 0xA 0xB 0xC 0xD 0xE 0xF 0x0 0x1 0x2 0x3 0x4 0x5 0x6 0x7 0x8 0x9 0xA 0xB 0xC 0xD 0xE 0xF!

3 I ± 111^8 ± nooo MMIX-Prozessor Gegeben ist der nachfolgende MMIX-Programmcode: LOC $254 a IS $1 X BYTE 0 Y TETRA #FFFF Z ttooooftft Y TETRA #FFEF OCTA Beispiel LOC #100 Main FFFF j) In welches Befehlswort würde der MMIX-Assembler LDB a,x übersetzen? FEF k) In welches Befehlswort würde der MMIX-Assembler LDT a,y übersetzen? l) In welches Befehlswort würde der MMIX-Assembler LDO a,z übersetzen? T 0 m) Geben Sie alle 64 Bit des Registers $1 nach Ausführung des Befehls LDBU a,y an OXOOOOOOOOOOOOOOFF T n) Geben Sie alle 64 Bit des Registers $1 nach Ausführung des Befehls LDB a,y an OXFFFFFFFFFFFF

4 ? 65 MMIX Befehle 285 o) Tragen Sie in nachfolgende Tabelle den Speicherinhalt ein, der sich nach Ausführung der angegebenen MMIX-Befehle im Falle von Big- und Little-Endian- Adressierung ergeben würde 0x D LOC Data_Segment ITS 254 BYTE 1 TETRA # TETRA - #ABCDEF01 BYTE #77 WYDE #0123 µ Niederwert vier Adresse Big Endian Little Endian Adress-Bits 0x ±xon Oxon 0x ??? { 0x ???? 0x ???? 0x x ::* :*: 0x x Ok 23 0x x oatṡ :* ( 0x A 1010 OXEF OXCD 0x B OXAB 0x C x77 Ok ???? 0x E 0x F

5 286 6 MMIX-Prozessor p) Nehmen Sie die gezeigte Speicherbelegung an und geben Sie hexadezimal alle 64 Bit des Registers 0 nach Ausführung der folgenden Befehle an: LDB $0,$254,0: LDB $0,$254,4: LDB $0,$254,9: LDBU $0,$254,9: LDT $0,$254,4: O/\O O LDT $0,$254,5: LDT $0,$254,9: LDTU $0,$254,9: LDO $0,$254,0: LDO $0,$254,1: LDO $0,$254,12: OOAB CDEF 01 0 x On?????? X 01?????? S OX ABCDEF 77?? 0123

6 65 MMIX Befehle 287 T q) Tragen Sie in nachfolgende Tabelle den Speicherinhalt ein, der sich nach Ausführung der angegebenen MMIX-Befehle im Falle von Big- und Little-Endian- Adressierung ergeben würde LOC $254 BYTE 1 WYDE #1234 OCTA #56789ABC 111 Adresse Niederwert vier Adress-Bits Big Endian Little Endian 0x d e 0x ?? 0x x x x x x x x x A 0x B 0x C 0x D 0x E 0x F r?? -2???? O: : : A OXBC

7 g I no on MMIX-Prozessor T r) Nehmen Sie die gezeigte Speicherbelegung an und geben Sie hexadezimal alle 64 Bit des Registers 0 nach Ausführung der folgenden Befehle an: LDB $0,$254,3: LDB $0,$254,14: 0 FFFFFFFFFFFF 9 A LDBU $0,$254,15: LDT $0,$254,14: LDTU $0,$254,15: BC A BC A BC

8 65 MMIX Befehle 289 Daten vom Register in den Speicher schreiben (speichern) Befehl Operanden Name/Aktion Definition STB $X,$Y,$Z $X,$Y,Z Store byte; with overflow Store byte immed; ovf M 1 [u($y)+u($z)] ($X) 70 s($x) 2 7 ) ra ra u 0 64 (26 ) s($x) < 2 7 ) ra ra u 0 64 (26 ) M 1 [u($y)+u(z)] ($X) 70 s($x) 2 7 ) ra ra u 0 64 (26 ) s($x) < 2 7 ) ra ra u 0 64 (26 ) STBU $X,$Y,$Z Store byte unsigned M 1 [u($y)+u($z)] ($X) 70 $X,$Y,Z Store byte uns imm M 1 [u($y)+u(z)] ($X) 70 STW $X,$Y,$Z $X,$Y,Z Store wyde; with overflow Store wyde immed; ovf M 2 [u($y)+u($z)] ($X) 150 s($x) 2 15 ) ra ra u 0 64 (26 ) s($x) < 2 15 ) ra ra u 0 64 (26 ) M 2 [u($y)+u(z)] ($X) 150 s($x) 2 15 ) ra ra u 0 64 (26 ) s($x) < 2 15 ) ra ra u 0 64 (26 ) STWU $X,$Y,$Z Store wyde unsigned M 2 [u($y)+u($z)] ($X) 150 $X,$Y,Z Store wyde uns imm M 2 [u($y)+u(z)] ($X) 150 STT $X,$Y,$Z $X,$Y,Z Store tetra; with overflow Store tetra immed; ovf M 4 [u($y)+u($z)] ($X) 310 s($x) 2 31 ) ra ra u 0 64 (26 ) s($x) < 2 31 ) ra ra u 0 64 (26 ) M 4 [u($y)+u(z)] ($X) 310 s($x) 2 31 ) ra ra u 0 64 (26 ) s($x) < 2 31 ) ra ra u 0 64 (26 ) STTU STO STOU STCO STHT $X,$Y,$Z Store byte unsigned M 4 [u($y)+u($z)] ($X) 310 $X,$Y,Z Store byte uns imm M 4 [u($y)+u(z)] ($X) 310 $X,$Y,$Z Store octa M 8 [u($y)+u($z)] $X $X,$Y,Z Store octa immediate M 8 [u($y)+u(z)] $X $X,$Y,$Z Store octa unsigned M 8 [u($y)+u($z)] $X $X,$Y,Z Store octa uns imm M 8 [u($y)+u(z)] $X X,$Y,$Z Store constant octabyte M 8 [u($y)+u($z)] u64 0 ( u(x)) X,$Y,Z Store const octa imm M 8 [u($y)+u(z)] u64 0 ( u(x)) $X,$Y,$Z Store high tetra M 4 [u($y)+u($z)] ($X u 32) $X,$Y,Z Store high tetra imm M 4 [u($y)+u(z)] ($X u 32)

9 290 6 MMIX-Prozessor Befehl Operanden Name/Aktion Definition STSF STUNC $X,$Y,$Z Store short float M 4 [u($y)+u($z)] f32 (f 64($X)) 1 $X,$Y,Z Store short float imm M 4 [u($y)+u(z)] f32 (f 64($X)) $X,$Y,$Z Store uncached M 8 [u($y)+u($z)] $X $X,$Y,Z Store uncached imm M 8 [u($y)+u(z)] $X 1 T a) Wie unterscheidet sich die Verwendung von X, Y und Z bei Speicher-Befehle von derjenigen aller anderen MMIX-Befehle? Speiiiobefehl X Quelle und YZ das Ziel T b) Was ist beim MMIX der Unterschied zwischen vorzeichenbehaftetem und vorzeichenlosem Speichern? STB und STBU STB sekt ein Bit in rt weu - in X line Zahl 7127 Oder < das Selbe for steht und STW STT STO und STOU sird identisoh, Es kauu Gain iberlauf auftreten

10 $0 : 65 MMIX Befehle 291 In folgendem Programmcode wird XXX XXXXXXXX als Platzhalter für einen einzelnen : Befehl verwendet: LOC Data_Segment 5 A OCTA #FFFFFFFFFFFFFFFF B TETRA # IMI LOC #100 Main LDTU $0,B XXX XXXXXXXX TRAP 0,Halt,0 c) Geben Sie für das oben gezeigte Programm den Inhalt des 64 Bit breiten Wortes an, welches durch die Marke A adressiert wird, wenn XXX XXXXXXXX durch folgende Befehle ersetzt wird: STB $0,A: STTU $0,A: STT $0,$254,6: T d) Geben Sie für das oben gezeigte Programm den Inhalt des 64 Bit breiten Wortes an, welches durch die Marke A adressiert wird, wenn XXX XXXXXXXX durch folgende Befehle ersetzt wird: STW $0,A: # 4321 FFFF FFFF FFFF Y STWU $0,A: siehe a ) 3) STT $0,A: # FFFF FFFF /4321 4) 5) STO $0,A: STB $0,$254,5: STW $0,$254,1: ST0 $0,$254,5: # HFFFFFFFFFFZT # 4321 FFFEFFFFFFFF sieh 41 FFFF, da abgernndet wird Alignment

11 292 6 MMIX-Prozessor e) Geben Sie hexadezimal das 32 Bit breite Befehlswort des Befehls STBU $0,A an, wenn dieser in obigem Programmcode den Platzhalter XXX XXXXXXXX ersetzt T f) Geben Sie die Befehle an, mit denen Sie an Adresse 0x ein 64 Bit breites Datum anlegen, dieses Datum über die Marke Data ansprechbar machen und das Datenwort mit 0x initialisieren; an Adresse 0x100 ein Programm beginnen und das an Adresse Data gespeicherte Datenwort in Register 1 einlesen, Bits 7 0 des Registers 1 an Adresse Data schreiben, Bits 7 0 des Registers 1 an Adresse 0x schreiben, Bits 31 0 des Registers 1 an Adresse 0x A schreiben - $254 LOC 20 ± BASE ustehtnicstexplizit a Data OCTA [ OC # in der Aufgabe Main LDO $1, Data STB $1, Data STB $1, Base,2 uwyaoltset " STT $1, Base,#A uoderloh

12 65 MMIX Befehle 293 Gegeben ist der folgende Programmcode: LOC Data_Segement $254 Label OCTA # LOC #100 Main LDO $0,Label STB $0,Label LDA $2,Label STB $0,$2,2 STT $0,$2,10 # 0 T g) Zeichnen Sie byteweise den Inhalt des Speichers von Adresse 0x20 00 bis 0x20 00F, der sich nach Ausführung des og Programms ergibt no =e# =- casa 0 20 :;q p :t ko 08=12 ofx3= tem telex µ 00/ $0 : ox oooo oo $2 i oooo oooo 00

13 294 6 MMIX-Prozessor Adressen in ein Register laden Befehl Operanden Name/Aktion Definition LDA $X,$Y,$Z Get address (absolute) $X u 0 64 (u($y)+u($z)) $X,$Y,Z Get address immed (absolute) $X u 0 64 (u($y)+u(z)) GETA $X,YZ Get address (relativ) $X u64 0 (u(@) + 4 s(yz))! 0x0 0x1 0x2 0x3 0x4 0x5 0x6 0x7 0x8 0x9 0xA 0xB 0xC 0xD 0xE 0xF! 0x0 0x1 0x2 0x3 0x4 0x5 0x6 0x7 TRAP 5ν FCMP ν FUN ν FEQL ν FADD 4ν FIX 4ν FSUB 4ν FIXU 4ν FLOT[I] 4ν FLOTU[I] 4ν SFLOT[I] 4ν SFLOTU[I] 4ν FMUL 4ν FCMPE 4ν FUNE ν FEQLE 4ν FDIV 40ν FSQRT 40ν FREM 4ν FINT 4ν MUL[I] 10ν MULU[I] 10ν DIV[I] 60ν DIVU[I] 60ν ADD[I] ν 2ADDU[I] ν CMP[I] ν SL[I] ν BN[B] ν+π BNN[B] ν+π PBN[B] 3ν-π PBNN[B] 3ν-π CSN[I] ν ADDU[I] ν 4ADDU[I] ν CMPU[I] ν SLU[I] ν BZ[B] ν+π BNZ[B] ν+π PBZ[B] 3ν-π PBNZ[B] 3ν-π CSZ[I] ν SUB[I] ν 8ADDU[I] ν NEG[I] ν SR[I] ν BP[B] ν+π BNP[B] ν+π PBP[B] 3ν-π PBNP[B] 3ν-π CSP[I] ν SUBU[I] ν 16ADDU[I] ν NEGU[I] ν SRU[I]ν BOD[B] ν+π BEV[B] ν+π PBOD[B] 3ν-π PBEV[B] 3ν-π CSOD[I] ν CSNN[I] ν ZSN[I] ν CSNZ[I] ν ZSZ[I] ν CSNP[I] ν ZSP[I] ν CSEV[I] ν ZSOD[I] ν ZSNN[I] ν ZSNZ[I] ν ZSNP[I] ν ZSEV[I] ν LDB[I] µ+ν LDBU[I] µ+ν LDW[I] µ+ν LDWU[I] µ+ν LDT[I] µ+ν LDTU[I] µ+ν LDO[I] µ+ν LDOU[I] µ+ν LDSF[I] µ+ν LDHT[I] µ+ν CSWAP[I] 2µ+2ν LDUNC[I] µ+ν LDVTS[I] ν PRELD[I] ν PREGO[I] ν GO[I] 3ν STB[I] µ+ν STBU[I] µ+ν STW[I] µ+ν STWU[I] µ+ν STT[I] µ+ν STTU[I] µ+ν STO[I] µ+ν STOU[I] µ+ν STSF[I] µ+ν STHT[I] µ+ν STCO[I] µ+ν STUNC[I] µ+ν SYNCD[I] ν PREST[I] ν SYNCID[I] ν PUSHGO[I] 3ν OR[I] ν ORN[I] ν NOR[I] ν XOR[I] ν AND[I] ν ANDN[I] ν NAND[I] ν NXOR[I] ν BDIF[I] ν WDIF[I] ν TDIF[I] ν ODIF[I] ν MUX[I] ν SADD[I] ν MOR[I] ν MXOR[I] ν SETH ν SETMH ν SETML ν SETL ν INCH ν INCHM ν INCML ν INCL ν ORH ν ORMH ν ORML ν ORL ν ANDNH ν ANDNMH ν ANDNML ν ANDNL ν JMP[B] ν PUSHJ[B] ν GETA[B] ν PUT[I] ν POP 3ν RESUME 5ν [UN]SAVE 20µ+ν SYNC ν SWYM ν GET ν TRIP 5ν 0x8 0x9 0xA 0xB 0xC 0xD 0xE 0xF 0x0 0x1 0x2 0x3 0x4 0x5 0x6 0x7 0x8 0x9 0xA 0xB 0xC 0xD 0xE 0xF! a) Was ist der Unterschied zwischen dem Befehl LDA und den Ladebefehlen LDB,?

14 Code} 65 MMIX Befehle 295 Nehmen Sie die folgenden Befehle an: LOC Data_Segment A BYTE #12 LOC #100 Main LDA $0,A TRAP 0,Halt,0 OF b) Der Assembler übersetzt den Befehl LDA $0,A in 0x2300FE00 Warum? ± ADDU unit DO FE I Zidadrcsse ( $0 ) I Quelle ( $2541 OFFSET oo Der Assemble lost Marke A in $254 TO auf Gegeben sind die folgenden Befehle: LOC Data_Segment A BYTE #12 LOC #100 Main LDA $0,A # GETA $0,Main TRAP 0,Halt,0 104 = c) In welches 32 Bit breite Befehlswort wird der Befehl GETA $0,Main übersetzt? OXFS 00 FFFF # FFFF inrfn n^