276 6 MMIX-Prozessor. Befehl Operanden Name/Aktion Definition. $X,$Y,$Z Bitwise AND $X $Y & $Z $X,$Y,Z Bitwise AND immediate $X $Y & u64 0 ( u(z)) AND

Transkript

1 276 6 MMIX-Prozessor Logische Operationen auf Bit-Ebene Befehl Operanden Name/Aktion Definition AND ANDN $X,$Y,$Z Bitwise AND $X $Y & $Z $X,$Y,Z Bitwise AND immediate $X $Y & u64 0 ( u(z)) $X,$Y,$Z Bitwise AND NOT $X $Y & ~ $Z $X,$Y,Z Bitww AND NOT immed $X $Y & u64 0 ( u(z)) ANDNL $X,YZ Bitw AND NOT low wyde $X $X & u 0 64 ( u(yz)) ANDNML $X,YZ Bw AND NOT med l wd $X $X & ( u64 0 ( u(yz)) 16) ANDNMH $X,YZ Bw AND NOT med h wd $X $X & ( u64 0 ( u(yz)) 32) ANDNH $X,YZ Bw AND NOT high wyde $X $X & ( u64 0 ( u(yz)) 48) NAND OR $X,$Y,$Z Bitwise NOT AND $X ($Y & $Z) $X,$Y,Z Bitwise NOT AND immed $X ( $Y & u64 0 ( u(z))) $X,$Y,$Z Bitwise OR $X $Y $Z $X,$Y,Z Bitwise OR immediate $X $Y u64 0 ( u(z)) ORL $X,YZ Bitwise OR low wyde $X $X u 0 64 ( u(yz)) ORML $X,YZ Bitw OR med low wyde $X $X ( u64 0 ( u(yz)) 16) ORMH $X,YZ Bitw OR med high wyde $X $X ( u64 0 ( u(yz)) 32) ORH $X,YZ Bitwise OR high wyde $X $X ( u64 0 ( u(yz)) 48) ORN NOR XOR NXOR $X,$Y,$Z Bitwise OR NOT $X $Y $Z $X,$Y,Z Bitwise OR NOT immediate $X $Y u64 0 ( u(z)) $X,$Y,$Z Bitwise NOT OR $X ($Y $Z) $X,$Y,Z Bitwise NOT OR immediate $X ($Y u64 0 ( u(z))) $X,$Y,$Z Bitwise XOR $X $Y $Z $X,$Y,Z Bitwise XOR immediate $X $Y u64 0 ( u(z)) $X,$Y,$Z Bitwise NOT XOR $X ($Y $Z) $X,$Y,Z Bitw NOT XOR immediate $X ($Y u64 0 ( u(z)))

2 65 MMIX Befehle 277 Bits löschen a) Welche Befehle verwendet man typischerweise um einzelne Bits zu löschen? b) Geben Sie an, wie Sie mit dem Befehl ANDNML Bit 21 in Register a löschen T c) Geben Sie an, wie Sie mit dem Befehl ANDN Bit 21 in Register a löschen SET a bufl Wi 1 ANDNA, a, 6+1 ( Erhleiry W, buff buff 21 / buffo - i0 d) Geben Sie an, wie Sie mit einem NAND und einem AND-Befehl Bit Nr 21 löschen ANDN 0101 Bits setzen a) Welche Befehle verwendet man typischerweise um Bits zu setzen?

3 MMIX-Prozessor b) Geben Sie die Befehle, mit denen Sie in Register a Bit 20 mit einem OR-Befehl auf 1 setzen T c) Geben Sie an, wie Sie in Register a Bit 20 mit einem ORML-Befehl auf 1 setzen ORML a,#10 a * a X 65 ' ' " - 20 O %7 16 XOR oo 6 a) Erklären Sie den Effekt einer XOR-Operation b) Was wird dem Ziel-Operanden einer XOR-Operation zugewiesen, wenn alle Bits des einen Quell-Operanden gelöscht (0) sind? c) Was wird dem Ziel-Operanden einer XOR-Operation zugewiesen, wenn alle Bits des einen Quell-Operanden gesetzt (1) sind? d) Geben Sie die Befehle an, mit denen Sie alle Bits in Register a invertieren

4 65 MMIX Befehle 281 T a) Welche Wortgrößen kann der MMIX vom Speicher in Register laden? Tetra - Byte, wydl,, oota T b) Was ist der Unterschied zwischen vorzeichenbehaftetem (signed) und vorzeichenlosen (unsigned) Laden? : vorzeden behaftet Wendie Breit des zu laden den kleiner is ahs die Register wortbcite Wenden, Datenwort die obeen wortes amsgeficlt Bits mit den MSB des Zu laden den oird mit On uarzeidenlos : Das Register ansgefielt, war die west bite kleiner ahs die Register brite T c) Warum muss man zwischen vorzeichenlosem und vorzeichenbehaftetem Laden unterscheiden? isun man nor ein vorseichenbehaftetetgjnesabne Zahl Oer suweitt Worde aus der rues Zahl ere positive Zahl warden =) falsiheubetnaruy T d) Wie unterscheiden sich die Namen der vorzeichenlosen und vorzeichenbehafteten Ladebefehle? Uht an den vorzeichenlos : Wi rd on Nam en anflfust

5 282 6 MMIX-Prozessor T e) Wie unterscheiden sich die Opcodes von vorzeichenlosen und vorzeichenbehafteten Ladebefehlen? f) Nehmen Sie an, dass die vorzeichenbehaftete 8 Bit breite Zahl -64 mit dem LDB-Befehl in ein Allzweckregister geladen wurde und geben Sie alle Bits des Allzweckregisters in hexadezimaler Notation aus g) Welcher Wert würde im Allzweckregister stehen, wenn die Zahl -64 versehentlich mit einem LDBU-Befehl statt mit einem LDB-Befehl in das Allzweckregister geladen worden wäre? Geben Sie den Wert in der Basis 10 an T h) Wie können die Ladebefehle 64 Bit breite Speicheradressen adressieren, obwohl im Befehlswort nur 16 Bit zur Darstellung der Adresse verfügbar sind?

6 65 MMIX Befehle 283 i) Vervollständigen Sie den nachfolgenden MMIX-Code um die Bereitstellung und Initialisierung eines Basisregisters zur Adressierung von A, B und C LOC # A BYTE 0 B OCTA #FFFF C OCTA LOC #100 Main LDO $0,B! 0x0 0x1 0x2 0x3 0x4 0x5 0x6 0x7 0x8 0x9 0xA 0xB 0xC 0xD 0xE 0xF! 0x0 0x1 0x2 0x3 0x4 0x5 0x6 0x7 TRAP 5ν FCMP ν FUN ν FEQL ν FADD 4ν FIX 4ν FSUB 4ν FIXU 4ν FLOT[I] 4ν FLOTU[I] 4ν SFLOT[I] 4ν SFLOTU[I] 4ν FMUL 4ν FCMPE 4ν FUNE ν FEQLE 4ν FDIV 40ν FSQRT 40ν FREM 4ν FINT 4ν MUL[I] 10ν MULU[I] 10ν DIV[I] 60ν DIVU[I] 60ν ADD[I] ν 2ADDU[I] ν CMP[I] ν SL[I] ν BN[B] ν+π BNN[B] ν+π PBN[B] 3ν-π PBNN[B] 3ν-π CSN[I] ν ADDU[I] ν 4ADDU[I] ν CMPU[I] ν SLU[I] ν BZ[B] ν+π BNZ[B] ν+π PBZ[B] 3ν-π PBNZ[B] 3ν-π CSZ[I] ν SUB[I] ν 8ADDU[I] ν NEG[I] ν SR[I] ν BP[B] ν+π BNP[B] ν+π PBP[B] 3ν-π PBNP[B] 3ν-π CSP[I] ν SUBU[I] ν 16ADDU[I] ν NEGU[I] ν SRU[I]ν BOD[B] ν+π BEV[B] ν+π PBOD[B] 3ν-π PBEV[B] 3ν-π CSOD[I] ν CSNN[I] ν ZSN[I] ν CSNZ[I] ν ZSZ[I] ν CSNP[I] ν ZSP[I] ν CSEV[I] ν ZSOD[I] ν ZSNN[I] ν ZSNZ[I] ν ZSNP[I] ν ZSEV[I] ν LDB[I] µ+ν LDBU[I] µ+ν LDW[I] µ+ν LDWU[I] µ+ν LDT[I] µ+ν LDTU[I] µ+ν LDO[I] µ+ν LDOU[I] µ+ν LDSF[I] µ+ν LDHT[I] µ+ν CSWAP[I] 2µ+2ν LDUNC[I] µ+ν LDVTS[I] ν PRELD[I] ν PREGO[I] ν GO[I] 3ν STB[I] µ+ν STBU[I] µ+ν STW[I] µ+ν STWU[I] µ+ν STT[I] µ+ν STTU[I] µ+ν STO[I] µ+ν STOU[I] µ+ν STSF[I] µ+ν STHT[I] µ+ν STCO[I] µ+ν STUNC[I] µ+ν SYNCD[I] ν PREST[I] ν SYNCID[I] ν PUSHGO[I] 3ν OR[I] ν ORN[I] ν NOR[I] ν XOR[I] ν AND[I] ν ANDN[I] ν NAND[I] ν NXOR[I] ν BDIF[I] ν WDIF[I] ν TDIF[I] ν ODIF[I] ν MUX[I] ν SADD[I] ν MOR[I] ν MXOR[I] ν SETH ν SETMH ν SETML ν SETL ν INCH ν INCHM ν INCML ν INCL ν ORH ν ORMH ν ORML ν ORL ν ANDNH ν ANDNMH ν ANDNML ν ANDNL ν JMP[B] ν PUSHJ[B] ν GETA[B] ν PUT[I] ν POP 3ν RESUME 5ν [UN]SAVE 20µ+ν SYNC ν SWYM ν GET ν TRIP 5ν 0x8 0x9 0xA 0xB 0xC 0xD 0xE 0xF 0x0 0x1 0x2 0x3 0x4 0x5 0x6 0x7 0x8 0x9 0xA 0xB 0xC 0xD 0xE 0xF!

7 284 6 MMIX-Prozessor Gegeben ist der nachfolgende MMIX-Programmcode: LOC $254 a IS $1 X BYTE 0 Y TETRA #FFFF Z OCTA LOC #100 Main Y t FFFF j) In welches Befehlswort würde der MMIX-Assembler LDB a,x übersetzen? k) In welches Befehlswort würde der MMIX-Assembler LDT a,y übersetzen? l) In welches Befehlswort würde der MMIX-Assembler LDO a,z übersetzen? T m) Geben Sie alle 64 Bit des Registers $1 nach Ausführung des Befehls LDBU a,y an FF 1 11 IF FFFFKF or T n) Geben Sie alle 64 Bit des Registers $1 nach Ausführung des Befehls LDB a,y an Ox FF FF FF FFFF

8 65 MMIX Befehle 285 o) Tragen Sie in nachfolgende Tabelle den Speicherinhalt ein, der sich nach Ausführung der angegebenen MMIX-Befehle im Falle von Big- und Little-Endian- Adressierung ergeben würde LOC Data_Segment BYTE 1 TETRA # TETRA #ABCDEF01 BYTE #77 WYDE #0123 Adresse Niederwert vier Adress-Bits Big Endian Little Endian 0x x ? 0x ? 0x x / 0x p? x x x x x A x B 0x C 0x D : / Ata : : : 177 0x E 0x F a : 23

9 MMIX-Prozessor p) Nehmen Sie die gezeigte Speicherbelegung an und geben Sie hexadezimal alle 64 Bit des Registers 0 nach Ausführung der folgenden Befehle an: 0000 LDB $0,$254,0: Ox Oooo oooo 000A LDB $0,$254,4: LDB $0,$254,9: Ox 0000 oooo OXFFFF FFCDFFFF FFFF LDBU $0,$254,9: CD LDT $0,$254,4: " LDT $0,$254,5: LDT $0,$254,9: LDTU $0,$254,9: LDO $0,$254,0: LDO $0,$254,1: LDO $0,$254,12: liox FFFFFFFF ABCD EF ?????? ABCD EF ?? 3??? OXADCDEFOA 77?? 0123

10 65 MMIX Befehle 287 T q) Tragen Sie in nachfolgende Tabelle den Speicherinhalt ein, der sich nach Ausführung der angegebenen MMIX-Befehle im Falle von Big- und Little-Endian- Adressierung ergeben würde LOC $254 BYTE 1 WYDE #1234 OCTA #56789ABC SABC Adresse Niederwert vier Adress-Bits Big Endian Little Endian 0x : x ???? 0x q 0x x ???? 0x ???? 0x ???? 0x ???? 0x x x A 0x B 0x C 0x D xb( A oxoe Oxoe 0x E 1110 OXSA oxee 0x F 1111 ox DC 0*00

11 288 6 MMIX-Prozessor T r) Nehmen Sie die gezeigte Speicherbelegung an und geben Sie hexadezimal alle 64 Bit des Registers 0 nach Ausführung der folgenden Befehle an: LDB $0,$254,3: LDB $0,$254,14: LDBU $0,$254,15: LDT $0,$254,14: Ox FFFF FFFK FFSAFFFF off Oxeooooooo 5678 SABC LDTU $0,$254,15: " 1 '

12 65 MMIX Befehle 289 Daten vom Register in den Speicher schreiben (speichern) Befehl Operanden Name/Aktion Definition STB $X,$Y,$Z $X,$Y,Z Store byte; with overflow Store byte immed; ovf M 1 [u($y)+u($z)] ($X) 70 s($x) 2 7 ) ra ra u 0 64 (26 ) s($x) < 2 7 ) ra ra u 0 64 (26 ) M 1 [u($y)+u(z)] ($X) 70 s($x) 2 7 ) ra ra u 0 64 (26 ) s($x) < 2 7 ) ra ra u 0 64 (26 ) STBU $X,$Y,$Z Store byte unsigned M 1 [u($y)+u($z)] ($X) 70 $X,$Y,Z Store byte uns imm M 1 [u($y)+u(z)] ($X) 70 STW $X,$Y,$Z $X,$Y,Z Store wyde; with overflow Store wyde immed; ovf M 2 [u($y)+u($z)] ($X) 150 s($x) 2 15 ) ra ra u 0 64 (26 ) s($x) < 2 15 ) ra ra u 0 64 (26 ) M 2 [u($y)+u(z)] ($X) 150 s($x) 2 15 ) ra ra u 0 64 (26 ) s($x) < 2 15 ) ra ra u 0 64 (26 ) STWU $X,$Y,$Z Store wyde unsigned M 2 [u($y)+u($z)] ($X) 150 $X,$Y,Z Store wyde uns imm M 2 [u($y)+u(z)] ($X) 150 STT $X,$Y,$Z $X,$Y,Z Store tetra; with overflow Store tetra immed; ovf M 4 [u($y)+u($z)] ($X) 310 s($x) 2 31 ) ra ra u 0 64 (26 ) s($x) < 2 31 ) ra ra u 0 64 (26 ) M 4 [u($y)+u(z)] ($X) 310 s($x) 2 31 ) ra ra u 0 64 (26 ) s($x) < 2 31 ) ra ra u 0 64 (26 ) STTU STO STOU STCO STHT $X,$Y,$Z Store byte unsigned M 4 [u($y)+u($z)] ($X) 310 $X,$Y,Z Store byte uns imm M 4 [u($y)+u(z)] ($X) 310 $X,$Y,$Z Store octa M 8 [u($y)+u($z)] $X $X,$Y,Z Store octa immediate M 8 [u($y)+u(z)] $X $X,$Y,$Z Store octa unsigned M 8 [u($y)+u($z)] $X $X,$Y,Z Store octa uns imm M 8 [u($y)+u(z)] $X X,$Y,$Z Store constant octabyte M 8 [u($y)+u($z)] u64 0 ( u(x)) X,$Y,Z Store const octa imm M 8 [u($y)+u(z)] u64 0 ( u(x)) $X,$Y,$Z Store high tetra M 4 [u($y)+u($z)] ($X u 32) $X,$Y,Z Store high tetra imm M 4 [u($y)+u(z)] ($X u 32)

13 290 6 MMIX-Prozessor Befehl Operanden Name/Aktion Definition STSF STUNC $X,$Y,$Z Store short float M 4 [u($y)+u($z)] f32 (f 64($X)) 1 $X,$Y,Z Store short float imm M 4 [u($y)+u(z)] f32 (f 64($X)) $X,$Y,$Z Store uncached M 8 [u($y)+u($z)] $X $X,$Y,Z Store uncached imm M 8 [u($y)+u(z)] $X 1 T a) Wie unterscheidet sich die Verwendung von X, Y und Z bei Speicher-Befehle von derjenigen aller anderen MMIX-Befehle? T b) Was ist beim MMIX der Unterschied zwischen vorzeichenbehaftetem und vorzeichenlosem Speichern?

14 65 MMIX Befehle 291 In folgendem Programmcode wird XXX XXXXXXXX als Platzhalter für einen einzelnen Befehl verwendet: LOC Data_Segment A OCTA #FFFFFFFFFFFFFFFF B TETRA # LOC #100 Main LDTU $0,B XXX XXXXXXXX TRAP 0,Halt,0 c) Geben Sie für das oben gezeigte Programm den Inhalt des 64 Bit breiten Wortes an, welches durch die FFFF Marke A adressiert wird, wenn XXX XXXXXXXX durch folgende Befehle ersetzt wird: 'EtnIEEEE0## STB $0,A: STTU $0,A: sp@wschveibhywefenbisendianeinbyteqderwydeivonrehtssottalxo8765yiee STT $0,$254,6: T d) Geben Sie für das oben gezeigte Programm den Inhalt des 64 Bit breiten Wortes an, welches durch die Marke A adressiert wird, wenn XXX XXXXXXXX durch folgende Befehle ersetzt wird: STW $0,A: STWU $0,A: STT $0,A: STO $0,A: FFFF STB $0,$254,5: Ox FFFF FFFF FFH FFFF FFFF FFFF FFFF 4321 FFFF FFFF Ooooo FFFF STW $0,$254,1: ST0 $0,$254,5: IFFF FFFIE FFFF

15 292 6 MMIX-Prozessor e) Geben Sie hexadezimal das 32 Bit breite Befehlswort des Befehls STBU $0,A an, wenn dieser in obigem Programmcode den Platzhalter XXX XXXXXXXX ersetzt T f) Geben Sie die Befehle an, mit denen Sie an Adresse 0x ein 64 Bit breites Datum anlegen, dieses Datum über die Marke Data ansprechbar machen und das Datenwort mit 0x initialisieren; : # an Adresse 0x100 ein Programm beginnen und das an Adresse Data gespeicherte Datenwort in Register 1 einlesen, Bits 7 0 des Registers 1 an Adresse Data schreiben, Bits 7 0 des Registers 1 an Adresse 0x schreiben, Bits 31 0 des Registers 1 an Adresse 0x A schreiben GREG Data Oota ? ~ LOC #1o0 Main LDO $1, Data STB $1, Data STB $1, Data )2 STT $1, Data,#A

16 MMIX Befehle 293 c Gegeben ist der folgende Programmcode: LOC Data_Segement Label OCTA # Sioma Tor - LOC #100 Main $2oTx#Koo% LDO $0,Label STB $0,Label,o - LDA $2,Label STB $0,$2,2 STT $0,$2,10 T g) Zeichnen Sie byteweise den Inhalt des Speichers von Adresse 0x20 00 bis 0x20 00F, der sich nach Ausführung des og Programms ergibt Pros oe ExI If 'iiso i + 0 7=0 2 Ekg 0*78 set 0 00 # D =56 0xT B - - q 0 c :Ek :

17 294 6 MMIX-Prozessor Adressen in ein Register laden Befehl Operanden Name/Aktion Definition LDA $X,$Y,$Z Get address (absolute) $X u 0 64 (u($y)+u($z)) $X,$Y,Z Get address immed (absolute) $X u 0 64 (u($y)+u(z)) GETA $X,YZ Get address (relativ) $X u64 0 (u(@) + 4 s(yz))! 0x0 0x1 0x2 0x3 0x4 0x5 0x6 0x7 0x8 0x9 0xA 0xB 0xC 0xD 0xE 0xF! 0x0 0x1 0x2 0x3 0x4 0x5 0x6 0x7 TRAP 5ν FCMP ν FUN ν FEQL ν FADD 4ν FIX 4ν FSUB 4ν FIXU 4ν FLOT[I] 4ν FLOTU[I] 4ν SFLOT[I] 4ν SFLOTU[I] 4ν FMUL 4ν FCMPE 4ν FUNE ν FEQLE 4ν FDIV 40ν FSQRT 40ν FREM 4ν FINT 4ν MUL[I] 10ν MULU[I] 10ν DIV[I] 60ν DIVU[I] 60ν ADD[I] ν 2ADDU[I] ν CMP[I] ν SL[I] ν BN[B] ν+π BNN[B] ν+π PBN[B] 3ν-π PBNN[B] 3ν-π CSN[I] ν ADDU[I] ν 4ADDU[I] ν CMPU[I] ν SLU[I] ν BZ[B] ν+π BNZ[B] ν+π PBZ[B] 3ν-π PBNZ[B] 3ν-π CSZ[I] ν SUB[I] ν 8ADDU[I] ν NEG[I] ν SR[I] ν BP[B] ν+π BNP[B] ν+π PBP[B] 3ν-π PBNP[B] 3ν-π CSP[I] ν SUBU[I] ν 16ADDU[I] ν NEGU[I] ν SRU[I]ν BOD[B] ν+π BEV[B] ν+π PBOD[B] 3ν-π PBEV[B] 3ν-π CSOD[I] ν CSNN[I] ν ZSN[I] ν CSNZ[I] ν ZSZ[I] ν CSNP[I] ν ZSP[I] ν CSEV[I] ν ZSOD[I] ν ZSNN[I] ν ZSNZ[I] ν ZSNP[I] ν ZSEV[I] ν LDB[I] µ+ν LDBU[I] µ+ν LDW[I] µ+ν LDWU[I] µ+ν LDT[I] µ+ν LDTU[I] µ+ν LDO[I] µ+ν LDOU[I] µ+ν LDSF[I] µ+ν LDHT[I] µ+ν CSWAP[I] 2µ+2ν LDUNC[I] µ+ν LDVTS[I] ν PRELD[I] ν PREGO[I] ν GO[I] 3ν STB[I] µ+ν STBU[I] µ+ν STW[I] µ+ν STWU[I] µ+ν STT[I] µ+ν STTU[I] µ+ν STO[I] µ+ν STOU[I] µ+ν STSF[I] µ+ν STHT[I] µ+ν STCO[I] µ+ν STUNC[I] µ+ν SYNCD[I] ν PREST[I] ν SYNCID[I] ν PUSHGO[I] 3ν OR[I] ν ORN[I] ν NOR[I] ν XOR[I] ν AND[I] ν ANDN[I] ν NAND[I] ν NXOR[I] ν BDIF[I] ν WDIF[I] ν TDIF[I] ν ODIF[I] ν MUX[I] ν SADD[I] ν MOR[I] ν MXOR[I] ν SETH ν SETMH ν SETML ν SETL ν INCH ν INCHM ν INCML ν INCL ν ORH ν ORMH ν ORML ν ORL ν ANDNH ν ANDNMH ν ANDNML ν ANDNL ν JMP[B] ν PUSHJ[B] ν GETA[B] ν PUT[I] ν POP 3ν RESUME 5ν [UN]SAVE 20µ+ν SYNC ν SWYM ν GET ν TRIP 5ν 0x8 0x9 0xA 0xB 0xC 0xD 0xE 0xF 0x0 0x1 0x2 0x3 0x4 0x5 0x6 0x7 0x8 0x9 0xA 0xB 0xC 0xD 0xE 0xF! a) Was ist der Unterschied zwischen dem Befehl LDA und den Ladebefehlen LDB,?

18 65 MMIX Befehle 295 Nehmen Sie die folgenden Befehle an: LOC Data_Segment A BYTE #12 LOC #100 Main LDA $0,A TRAP 0,Halt,0 b) Der Assembler übersetzt den Befehl LDA $0,A in 0x2300FE00 Warum? Gegeben sind die folgenden Befehle: LOC Data_Segment A BYTE #12 LOC #100 Main LDA $0,A GETA $0,Main TRAP 0,Halt,0 c) In welches 32 Bit breite Befehlswort wird der Befehl GETA $0,Main übersetzt?

19 296 6 MMIX-Prozessor Zugriff auf Spezialregister Befehl Operanden Name/Aktion Definition GET $X,Z Get value of special purpose register $X S(Z) PUT X,$Z Put value to special purpose register S(X) $Z X,Z Put immed value to spec purp reg S(X) u 0 64 (u(z)) RR T a) Tragen Sie in nachfolgender Befehlssequenz Befehle zur Berechnung der Festkommadivisioni dividend/divisor ein und speichern Sie das Ergebnis an der Marke Quotient und den Divisionsrest an der Marke Remainder ab LOC Data_Segment : Dividend OCTA 7 Divisor OCTA 3 Quotient OCTA Remainder OCTA dividend IS $0 divisor IS $1 quotient IS $2 remainder IS $3 LOC #100 Main LDO dividend,dividend LDO divisor,divisor IV quotient, dividend, division STO quotient, Quotient GET remainder STO remainder,, rk Remainder TRAP 0,Halt,0

20 65 MMIX Befehle 301 T e) Geben Sie den MMIX-Code an, der nachfolgenden C-Code implementiert: C-Code: int a, b; if(a > 0 && b < 0) { a = 1; } else if(a > 0 b == 0) { a = 2; } else { a = 3; } MMIX-Code:

21 - Go ( MMIX-Prozessor Befehle für Funktionsaufrufe Befehl Operanden Name/Aktion Definition $X u64 0 ( u(@) + 4) ); $X,$Y,$Z Go to u64 0 GO ( u($y)+u($z)) $X u64 0 ( u(@) + 4) ); Adnissieruy $X,$Y,Z Go to location u64 0 ( u($y)+u(z)) T a) Was ist der Haupt-Unterschied zwischen dem JMP-Befehl und dem GO-Befehl? - Go a Jmp bamtzt relative bemttt absolute Adrssieruwg speichwt die Rtchspwryadresse T b) Wo speichern GO-Befehle die Rücksprungadresse ab? : T c) Was ist die Rücksprungadresse? ad it ie Retch sprung Befell swots T d) Wenn GO Absolute Adressierung verwendet: Wie wird die Abolute Adresse (64 Bit) im 32 Bit breiten Befehlswort abgelegt? die Adcsse des + vegan 32 bit heye des Befehlsuots De Assembler transformer die Adresse der Marke inane Basisadrsse e) Geben Sie den Befehl an, mit dem Sie die Funktion fkt aufrufen und die Rücksprungadresse in Register 0 ablegen, die in Reg wirdemdeinem Offset, do in Register Z order in Direct operand Z gespeichert wird Ygespeichht