Sichere Zukunftsvorhersagen durch Modellierung und Approximation
|
|
|
- Marie Bieber
- vor 5 Jahren
- Abrufe
Transkript
1 Sichere Zukunftsvorhersagen durch Modellierung und Approximation Jan saarland university computer science Forschungstage Informatik 24. Juni 2016
2 Der Kontext: Harte Echtzeitsysteme Sicherheitskritische Anwendungen: Luft- und Raumfahrt, Automobilindustrie, Eisenbahnbau, Produktion Airbag Side airbag in car Reaktion in < 10 Millisekunden kurbelwellensynchrone Berechnungen Reaktion in < 45 Mikrosekunden Eingebettete Software muss l korrekte Steuersignale, l innerhalb fixer Zeitschranken berechnen. Jan Reineke, Saarland 2
3 Das Zeitanalyseproblem Software +? worst-case execution time (WCET) Mikroarchitektur Jan Reineke, Saarland 3
4 Zukunftsvorhersage Allgemein Prediction is very difficult, especially if it s about the future. Niels Bohr (Physiker) Jan Reineke, Saarland 4
5 Vorhersagen basieren auf Modellen Reales System t = 0 t = 1 t = 2 Zustand Zustand Zustand... Jan Reineke, Saarland 5
6 Vorhersagen basieren auf Modellen Reales System t = 0 t = 1 t = 2 Zustand Zustand Zustand... bildet ab Mathematisches Modell f s(t+1) = f(s(t)) Jan Reineke, Saarland 6
7 Vorhersagen basieren auf Modellen Reales System t = 0 t = 1 t = 2 Zustand Zustand Zustand... bildet ab Mathematisches Modell f s(t+1) = f(s(t)) s(0) Jan Reineke, Saarland 7
8 Vorhersagen basieren auf Modellen Reales System t = 0 t = 1 t = 2 Zustand Zustand Zustand... bildet ab Mathematisches Modell f s(t+1) = f(s(t)) s(0) s(1) = f(s(0)) s(2) = f(s(1))... Jan Reineke, Saarland 8
9 Vorhersagen basieren auf Modellen Reales System t = 0 t = 1 t = 2 Zustand Zustand Zustand... bildet ab?? Mathematisches Modell f s(t+1) = f(s(t)) s(0) s(1) = f(s(0)) s(2) = f(s(1))... Jan Reineke, Saarland 9
10 Beispiel: Wettervorhersage Reale Welt Jan Reineke, Saarland 10
11 Beispiel: Wettervorhersage Reale Welt bildet ab? Modell = partielle Differentialgleichungen Jan Reineke, Saarland 11
12 Beispiel: Wettervorhersage Reale Welt bildet ab? Modell = partielle Differentialgleichungen approximiert? Abstrakteres Modell = diskrete numerische Approximation Jan Reineke, Saarland 12
13 Zur Güte der Vorhersagen Hängt ab von: Beziehung des Modells zur Realität Unsicherheit über initialen Zustand Inhärente Robustheit des realen Systems All models are wrong, but some are useful. George Box (Statistiker) Jan Reineke, Saarland 13
14 Zurück zum Zeitanalyseproblem Software + Mikroarchitektur? Worst-Case Execution Time (WCET) = maximale Laufzeit unter allen möglichen initialen Bedingungen Jan Reineke, Saarland 14
15 Wovon hängt die Ausführungszeit eines Programms ab? Eingabeabhängiger Kontrollfluss Mikroarchitektureller Zustand Complex CPU L1 Cache... L2 Cache Main Memory + Complex CPU L1 Cache Jan Reineke, Saarland 15
16 Einfluss der Mikroarchitektur x=a+b; LOAD LOAD ADD r2, _a r1, _b r3,r2,r1 PowerPC 755 Courte Jan Reineke, Saarland 16
17 Naiver Ansatz zur Zeitanalyse + t = 0 t = 1 t = 2 Zustand Zustand Zustand... Jan Reineke, Saarland 17
18 Naiver Ansatz zur Zeitanalyse + t = 0 t = 1 t = 2 Zustand Zustand Zustand... bildet ab Konkretes Modell: Zyklengenaues Modell der Hardware und Software Jan Reineke, Saarland 18
19 Naiver Ansatz zur Zeitanalyse + t = 0 t = 1 t = 2 Zustand Zustand Zustand... bildet ab Konkretes Modell: Zyklengenaues Modell der Hardware und Software Jan Reineke, Saarland 19
20 Naiver Ansatz zur Zeitanalyse + t = 0 t = 1 t = 2 Zustand Zustand Zustand... bildet ab Konkretes Modell: Zyklengenaues Modell der Hardware und Software Menge möglicher initialer SWund HW-Zustände Jan Reineke, Saarland 20
21 Naiver Ansatz zur Zeitanalyse + t = 0 t = 1 t = 2 Zustand Zustand Zustand... bildet ab Konkretes Modell: Zyklengenaues Modell der Hardware und Software Menge möglicher initialer SWund HW-Zustände Menge der nach einem Zyklus erreichbaren Jan Reineke, Zustände Saarland 21
22 Naiver Ansatz zur Zeitanalyse + bildet ab t = 0 t = 1 t = 2 Positiv: Modell bildet Realität im Normalfall sehr präzise ab! Ausnahmen? Zustand Zustand Zustand... Konkretes Modell: Zyklengenaues Modell der Hardware und Software Menge möglicher initialer SWund HW-Zustände Menge der nach einem Zyklus erreichbaren Jan Reineke, Zustände Saarland 22
23 Naiver Ansatz zur Zeitanalyse + bildet ab t = 0 t = 1 t = 2 Positiv: Modell bildet Realität im Normalfall sehr präzise ab! Ausnahmen? Zustand Zustand Zustand... Problem: Menge der initialen SWund HW-Zustände zu groß um alle Fälle explizit durchzuspielen! Konkretes Modell: Zyklengenaues Modell der Hardware und Software Menge möglicher initialer SWund HW-Zustände Menge der nach einem Zyklus erreichbaren Jan Reineke, Zustände Saarland 23
24 Ziel der Zeitanalyse Häufigkeit mögliche Ausführungszeiten BCET WCET Ausführungszeit Jan Reineke, Saarland 24
25 Ziel der Zeitanalyse Häufigkeit mögliche Ausführungszeiten Überschätzung. durch Analyse garantierte obere Schranke BCET WCET Ausführungszeit Jan Reineke, Saarland 25
26 Ziel der Zeitanalyse Häufigkeit mögliche Ausführungszeiten Überschätzung. durch Analyse garantierte obere Schranke BCET WCET Ausführungszeit Unterschied zur Wettervorhersage: Ausführungszeit darf auf keinen Fall unterschätzt werden! Jan Reineke, Saarland 26
27 Effiziente Zeitanalyse durch Abstraktion t = 0 t = 1 t = 2 Konkretes Modell: Zyklengenaues Modell der Hardware und Software sichere Approximation Abstrakteres Modell: Abstraktion der HW + SW Jan Reineke, Saarland 27
28 Effiziente Zeitanalyse durch Abstraktion t = 0 t = 1 t = 2 Konkretes Modell: Zyklengenaues Modell der Hardware und Software sichere Approximation Abstrakteres Modell: Abstraktion der HW + SW Jan Reineke, Saarland 28
29 Effiziente Zeitanalyse durch Abstraktion t = 0 t = 1 t = 2 Zustandsraum Konkretes des abstrakteren Modells kleiner und daher Modell: praktisch berechenbar. Zyklengenaues Modell der Hardware und Software sichere Approximation Abstrakteres Modell: Abstraktion der HW + SW Jan Reineke, Saarland 29
30 Effiziente Zeitanalyse durch Abstraktion t = 0 t = 1 t = 2 Zustandsraum Konkretes des abstrakteren Modells kleiner und daher Modell: praktisch berechenbar. Zyklengenaues Modell der Hardware und Software Durch sichere Approximation nie Unterschätzung des sichere möglichen Zeitverhaltens, aber potentiell Approximation Überschätzung. Abstrakteres Modell: Abstraktion der HW + SW Jan Reineke, Saarland 30
31 Wie wird sichere Approximation erreicht? 1. Jeder abstrakte Zustand s # repräsentiert eine Menge (s # ) konkreter Zustände: Jan Reineke, Saarland 31
32 Wie wird sichere Approximation erreicht? 2. Lokale Konsistenz: Die Nachfolger der Konkretisierung eines abstrakten Zustands s # werden durch seine Nachfolger repräsentiert: s # Jan Reineke, Saarland 32
33 Wie wird sichere Approximation erreicht? 2. Lokale Konsistenz: Die Nachfolger der Konkretisierung eines abstrakten Zustands s # werden durch seine Nachfolger repräsentiert: s # Jan Reineke, Saarland 33
34 Wie wird sichere Approximation erreicht? 2. Lokale Konsistenz: Die Nachfolger der Konkretisierung eines abstrakten Zustands s # werden durch seine Nachfolger repräsentiert: s # s # Jan Reineke, Saarland 34
35 Wie wird sichere Approximation erreicht? t = 0 t = 1 t = 2 Konkretes Modell: Zyklengenaues Modell der Hardware und Software sichere Approximation Abstrakteres Modell: Abstraktion der HW + SW Jan Reineke, Saarland 35
36 Wie wird sichere Approximation erreicht? t = 0 t = 1 t = 2 Konkretes Modell: Zyklengenaues Modell der Hardware und Software sichere Approximation Abstrakteres Modell: Abstraktion der HW + SW lokale Konsistenz Jan Reineke, Saarland 36
37 Wie wird sichere Approximation erreicht? t = 0 t = 1 t = 2 Konkretes Modell: Zyklengenaues Modell der Hardware und Software sichere Approximation Abstrakteres Modell: Abstraktion der HW + SW lokale Konsistenz Jan Reineke, Saarland 37
38 Wie wird sichere Approximation erreicht? t = 0 t = 1 t = 2 Konkretes Modell: Zyklengenaues Modell der Hardware und Software sichere Approximation Abstrakteres Modell: Abstraktion der HW + SW lokale Konsistenz lokale Konsistenz Jan Reineke, Saarland 38
39 Wie wird sichere Approximation erreicht? t = 0 t = 1 t = 2 Konkretes Modell: Zyklengenaues Modell der Hardware und Software sichere Approximation Abstrakteres Modell: Abstraktion der HW + SW lokale Konsistenz lokale Konsistenz Jan Reineke, Saarland 39
40 Sichere Approximation am Beispiel von Caches Cache: Kleiner, aber schneller Speicher der einen Teil des Hauptspeichers zwischenspeichert hit [abcd] CPU Cache Hauptspeicher Ersetzungsstrategie entscheidet welche Speicherblöcke im Cache gehalten werden Hier: Least-Recently-Used Jan Reineke, Saarland 40
41 Sichere Approximation am Beispiel von Caches Cache: Kleiner, aber schneller Speicher der einen Teil des Hauptspeichers zwischenspeichert c? hit [abcd] CPU Cache Hauptspeicher Ersetzungsstrategie entscheidet welche Speicherblöcke im Cache gehalten werden Hier: Least-Recently-Used Jan Reineke, Saarland 41
42 Sichere Approximation am Beispiel von Caches Cache: Kleiner, aber schneller Speicher der einen Teil des Hauptspeichers zwischenspeichert hci! c? hit [cabd] [abcd] CPU Cache Hauptspeicher Ersetzungsstrategie entscheidet welche Speicherblöcke im Cache gehalten werden Hier: Least-Recently-Used Jan Reineke, Saarland 42
43 Sichere Approximation am Beispiel von Caches Cache: Kleiner, aber schneller Speicher der einen Teil des Hauptspeichers zwischenspeichert hci! e? c? miss hit [cabd] [abcd] CPU Cache Hauptspeicher Ersetzungsstrategie entscheidet welche Speicherblöcke im Cache gehalten werden Hier: Least-Recently-Used Jan Reineke, Saarland 43
44 Sichere Approximation am Beispiel von Caches Cache: Kleiner, aber schneller Speicher der einen Teil des Hauptspeichers zwischenspeichert miss hit [cabd] [abcd] hci! e? c? e? CPU Cache Hauptspeicher Ersetzungsstrategie entscheidet welche Speicherblöcke im Cache gehalten werden Hier: Least-Recently-Used Jan Reineke, Saarland 44
45 Sichere Approximation am Beispiel von Caches Cache: Kleiner, aber schneller Speicher der einen Teil des Hauptspeichers zwischenspeichert miss hit [cabd] [ecab] [abcd] hci! e? c? hei! e? CPU Cache Hauptspeicher Ersetzungsstrategie entscheidet welche Speicherblöcke im Cache gehalten werden Hier: Least-Recently-Used Jan Reineke, Saarland 45
![Sichere Approximation am Beispiel von Caches Cache: Kleiner, aber schneller Speicher der einen Teil des Hauptspeichers zwischenspeichert miss hit [ecab] [cabd] [abcd] hei!](/docs-images/97/132106002/images/46-0.jpg "hci! e? c? hei! e? CPU Cache Hauptspeicher Ersetzungsstrategie entscheidet welche Speicherblöcke im Cache gehalten werden Hier: Least-Recently-Used Jan Reineke, Saarland 46")
46 Sichere Approximation am Beispiel von Caches Cache: Kleiner, aber schneller Speicher der einen Teil des Hauptspeichers zwischenspeichert miss hit [ecab] [cabd] [abcd] hei! hci! e? c? hei! e? CPU Cache Hauptspeicher Ersetzungsstrategie entscheidet welche Speicherblöcke im Cache gehalten werden Hier: Least-Recently-Used Jan Reineke, Saarland 46
47 Konkrete Cache-Zustände Most-recently-used: Least-recently-used: 0: 1: 2: 3: A B C D Most-recently-used: Least-recently-used: 0: 1: 2: 3: E B F D Jan Reineke, Saarland 47
48 Cache-Verhalten Wie ändert sich ein Cache-Zustand bei einem Speicherzugriff? Zugriff auf C: hit Zugriff auf E: miss 0: 1: 2: 3: A B C D 0: 1: 2: 3: C A B D 0: 1: 2: 3: E C A B Jan Reineke, Saarland 48
49 Abstrakte Cache-Zustände Repräsentieren kompakt Mengen von konkrete Cache-Zuständen: 0: 1: 2: 3: {} {B} {A,C} {D} Konkrete Zustände in denen: B maximal Alter 1 hat, A und C maximal Alter 2 und D maximal Alter 3. Obere Schranke auf das Alter der Speicherblöcke Jan Reineke, Saarland 49
50 Abstrakte Cache-Zustände Repräsentieren kompakt Mengen von konkrete Cache-Zuständen: 0: 1: 2: {} {} {}? 3: {} Jan Reineke, Saarland 50
51 Abstraktes Cache-Verhalten Wie ändert sich ein abstrakter Cache-Zustand bei einem Speicherzugriff? Zugriff auf C: hit Zugriff auf E: miss 0: 1: 2: 3: {} {B} {A,C} {D} 0: 1: 2: 3: {C} {} {A,B} {D} 0: 1: 2: 3: {E} {C} {} {A,B} Jan Reineke, Saarland 51
52 Abstraktes Cache-Verhalten Das abstrakte Cache-Verhalten ist lokal konsistent zum konkreten Cache-Verhalten. Zugriff auf C: hit 0: {} 0: {C} 1: {B} 1: {} 2: {A,C} 2: {A,B} 3: {D} 3: {D} A C B B C C B C B A A C C A Zugriff auf C A B B A D D D D D D Jan Reineke, Saarland 52
53 Caches mit LRU-Ersetzungsstrategie sind sehr robust Zugriff auf A Zugriff auf B Zugriff auf C Zugriff auf D 0: 1: 2: 3: {} {} {} {} 0: 1: 2: 3: {A} {} {} {} 0: 1: 2: 3: {B} {A} {} {} 0: 1: 2: 3: {C} {B} {A} {} 0: 1: 2: 3: {D} {C} {B} {A} Beliebiger Cache- Zustand 0: 1: 2: 3: {D} {C} {B} {A} Jan Reineke, Saarland 53
54 Alles gut? Aktuelle Herausforderungen Complex CPU L1 Cache... L2 Cache Main Memory Complex CPU L1 Cache Jan Reineke, Saarland 54
![für FIFO, MRU [Guan et al., 2012-2014] Complex CPU.](/docs-images/97/132106002/images/55-4.jpg ".. L1 Cache L2 Cache Main Memory Geteilte Resourcen in")
55 Alles gut? Aktuelle Herausforderungen Complex CPU L1 Cache Private Caches Präzise & effiziente Abstraktionen für LRU [Ferdinand, 1999] Weniger präzise aber effiziente Abstraktionen für FIFO, PLRU, MRU [Grund and Reineke, ] Verhältnismäßig präzise quantitative Analysen für FIFO, MRU [Guan et al., ] Complex CPU... L1 Cache L2 Cache Main Memory Geteilte Resourcen in Multicores Herausforderung: Interferenz auf geteilten Ressourcen à Ausführungszeit hängt von anderen Tasks ab Komplexe Pipelines Präzise aber sehr ineffiziente Analysen; wenige Abstraktion Jan Reineke, Saarland 55
56 Fazit Zukunftsvorhersagen über reale Systeme basieren auf Modellen: l sichere Vorhersagen erfordern wahrheitsgetreue Modelle l Approximation um Effizienz zu erreichen Lokale Konsistenz garantiert sichere Approximation Vielen Dank für die Aufmerksamkeit! Jan Reineke, Saarland 56
54. Analysewerkzeuge für Worst-Case Execution Time (Attributanalyse) 54.1 AiT - Worst-Case Execution Time Analyzer. Obligatorische Literatur
54. Analysewerkzeuge für Worst-Case Execution Time (Attributanalyse) 2 Obligatorische Literatur Reinhold Heckmann, Christian Ferdinand. Worst-Case Execution Time Prediction by Static Program Analysis.
Echtzeitsysteme. Übungen zur Vorlesung. Analyse von Ausführungszeiten
Echtzeitsysteme Übungen zur Vorlesung Analyse von Ausführungszeiten Florian Schmaus Peter Wägemann Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU) Lehrstuhl für Informatik 4 (Verteilte Systeme
Ein Benchmarkgenerator zur Bewertung von WCET-Analysatoren
Ein Benchmarkgenerator zur Bewertung von WCET-Analysatoren 16. November 2017 Christian Eichler eichler@cs.fau.de Lehrstuhl für Verteilte Systeme und Betriebssysteme Motivation Motivation: WCET-Analysatoren
Virtueller Speicher und Memory Management
Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write
é Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus
4.2 Caches é Cache kommt aus dem Französischen: cacher (verstecken). é Er kann durch ein Anwendungsprogramm nicht explizit adressiert werden. é Er ist software-transparent, d.h. der Benutzer braucht nichts
Übung Praktische Informatik II
Übung Praktische Informatik II FSS 2009 Benjamin Guthier Lehrstuhl für Praktische Informatik IV Universität Mannheim guthier@pi4.informatik.uni-mannheim.de 22.05.09 11-1 Heutige große Übung Ankündigung
Systemtheorie 1. Einführung Systemtheorie 1 Formale Systeme 1 # WS 2006/2007 Armin Biere JKU Linz Revision: 1.4
Einführung intro 1 Grobklassifizierung r Methoden in der Informatik intro 2 Systemtheorie 1 Systeme 1 #342234 http://fmv.jku.at/fs1 WS 2006/2007 Johannes Kepler Universität Linz, Österreich Univ. Prof.
Systemtheorie 1. Formale Systeme 1 # WS 2006/2007 Johannes Kepler Universität Linz, Österreich
Einführung 1 Systemtheorie 1 Formale Systeme 1 #342234 http://fmv.jku.at/fs1 WS 2006/2007 Johannes Kepler Universität Linz, Österreich Univ. Prof. Dr. Armin Biere Institut für Formale Modelle und Verifikation
Cache Grundlagen. Schreibender Cache Zugriff. SS 2012 Grundlagen der Rechnerarchitektur Speicher 22
Cache Grundlagen Schreibender Cache Zugriff SS 212 Grundlagen der Rechnerarchitektur Speicher 22 Eine einfache Strategie Schreibt man nur in den Cache, werden Cache und darunter liegender Speicher inkonsistent.
, 2014W Übungsgruppen: Mo., Mi.,
VU Technische Grundlagen der Informatik Übung 7: Speichermanagement 183.579, 2014W Übungsgruppen: Mo., 12.01. Mi., 14.01.2015 Aufgabe 1: Cache-Adressierung Ein Prozessor mit einer Adresslänge von 20 Bit
Ausgewählte Kapitel eingebetteter Systeme
Ausgewählte Kapitel eingebetteter Systeme Verfahren zur Bestimmung der WCET Andreas Kaiser Friedrich-Alexander University Erlangen-Nuremberg Übersicht Wieso WCET Berechnung? Methoden zur Bestimmung der
Quiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset.
Quiz Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset 32 Bit Adresse 31 3 29... 2 1 SS 212 Grundlagen der Rechnerarchitektur
Algorithm Engineering. Alexander Kröller, Abteilung Algorithmik, IBR
#7 Terminchaos Nächste Vorlesungen: 27. 5. Vertretung durch Prof. Fekete 3. 6. Exkursionswoche 10. 6. Vertretung durch N.N. 17. 6. back to normal... Experiment Durchlaufe zwei gleichgrosse Arrays: Sortierte
Echtzeitsysteme. Zeitliche Analyse von Echtzeitanwendungen. Peter Ulbrich
Echtzeitsysteme Zeitliche Analyse von Echtzeitanwendungen Peter Ulbrich Lehrstuhl für Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen-Nürnberg https://www4.cs.fau.de 13.
HW/SW CODESIGN. Echtzeitverhalten. Mehmet Ozgan 0526530. 17. November 2015
HW/SW CODESIGN Echtzeitverhalten 17. November 2015 Mehmet Ozgan 0526530 ÜBERBLICK 1. Echtzeitsysteme 2. Hardware im Zeitbereich 3. Software im Zeitbereich 2 ECHTZEITSYSTEME REAL-TIME SYSTEM Ein Echtzeitsystem
In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher
Speicherhierarchie In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher Register Speicherzellen, direkt mit der Recheneinheit verbunden Cache-Speicher Puffer-Speicher
, 2015W Übungsgruppen: Mo., Mi.,
VU Technische Grundlagen der Informatik Übung 7: Speichermanagement 183.579, 2015W Übungsgruppen: Mo., 11.01. Mi., 13.01.2016 Aufgabe 1: Cache-Adressierung Ihr Cachingsystem soll 32 GiB an Speicher auf
Speicherhierarchie, Caches, Consistency Models
Speicherhierarchie, Caches, Consistency Models Maximilian Langknecht Lehrstuhl für Rechnerarchitektur Betreuer: Prof. Dr. Ulrich Brüning 1 Inhaltsverzeichnis Speicherhierarchie Warum gibt es Speicherhierarchie?
Speicherverwaltung (Swapping und Paging)
Speicherverwaltung (Swapping und Paging) Rückblick: Segmentierung Feste Einteilung des Speichers in einzelne Segmente 750k 0 Rückblick: Segmentierung Feste Einteilung des Speichers in einzelne Segmente
Lösung von Übungsblatt 2
Lösung von Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. Lochstreifen, Lochkarte, CD/DVD beim Pressen. 2. Nennen Sie zwei rotierende
Vorlesung Echtzeitsysteme II
1 / 51 Vorlesung Echtzeitsysteme II Thema 6: Worst-Case Execution Timing (WCET) Robert Baumgartl 24. November 2015 2 / 51 Literatur keine dedizierten Lehrbücher, da junges Gebiet Überblick über Forschungsstand:
Lösung von Übungsblatt 2
Lösung von Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. Lochstreifen, Lochkarte, CD/DVD beim Pressen. 2. Nennen Sie zwei rotierende
(Cache-Schreibstrategien)
Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. 2. Nennen Sie zwei rotierende magnetische digitale Datenspeicher. 3. Nennen Sie zwei
Echtzeitsysteme. Zeitliche Analyse von Echtzeitanwendungen. Peter Ulbrich. 28. Oktober Lehrstuhl Informatik 4
Echtzeitsysteme Zeitliche Analyse von Echtzeitanwendungen Peter Ulbrich Lehrstuhl Informatik 4 28. Oktober 2014 c fs, pu (Lehrstuhl Informatik 4) Echtzeitsysteme WS 14/15 1 / 31 Gliederung 1 Übersicht
Validierung des Zeitverhaltens von kritischer Echtzeit-Software
Validierung des Zeitverhaltens von kritischer Echtzeit-Software Dr.-Ing. Christian Ferdinand, Dr.-Ing. Daniel Kästner, Dr.-Ing. Florian Martin, Marc Langenbach, Martin Sicks, Stephan Wilhelm, Dr. Reinhold
Cache Blöcke und Offsets
Cache Blöcke und Offsets Ein Cache Eintrag speichert in der Regel gleich mehrere im Speicher aufeinander folgende Bytes. Grund: räumliche Lokalität wird wie folgt besser ausgenutzt: Bei Cache Miss gleich
J. Reinier van Kampenhout Robert Hilbrich Hans-Joachim Goltz. Workshop Echtzeit Fraunhofer FIRST
Modellbasierte Generierung von statischen Schedules für sicherheitskritische, eingebettete Systeme mit Multicore Prozessoren und harten Echtzeitanforderungen J. Reinier van Kampenhout Robert Hilbrich Hans-Joachim
1. Welche Speichereinheiten werden belegt, wenn die folgenden Strategien eingesetzt werden?
Sommersemester 009 Konzepte und Methoden der Systemsoftware Universität Paderborn Fachgebiet Rechnernetze Hausübung 05 Abgabe am 0.07.009 (Kästen D) Aufgabe : Speicherzuteilung (6++=8 Punkte) Es sei der
Einfaches MSI-Writeback-Inval-Protokoll
Einfaches MSI-Writeback-Inval-Protokoll Write-Back Cache typischerweise Write-allocate bei einem Write-Miss Zustände Invalid (I): Shared (S): Kopien in einem oder mehreren Caches Dirty or Modified (M):
Algorithmische Methoden zur Netzwerkanalyse
Algorithmische Methoden zur Netzwerkanalyse Prof. Dr. Henning Meyerhenke Institut für Theoretische Informatik 1 KIT Henning Die Forschungsuniversität Meyerhenke, in der Institut für Theoretische Informatik
Lehrveranstaltung: PR Rechnerorganisation Blatt 10. Thomas Aichholzer
Aufgabe 10.1 Gegeben sei folgendes Code-Fragment, das zwei geschachtelte Schleifen implementiert: addi $t0, $a0, 100 outer: addi $t1, $a1, 200 inner: lw $t4, 0($t0) lw $t5, 0($t1) add $t2, $t0, $t1 add
Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext
Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext Till Fischer 03.11.2011 FZI Forschungszentrum Informatik Embedded Systems & Sensors Engineering (ESS)
Computational Engineering I
DEPARTMENT INFORMATIK Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg Martensstraße 3, 91058 Erlangen 12.02.2014 Klausur zu Computational Engineering I............
(Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl
Übung zur Vorlesung Grundlagen Betriebssysteme und Systemsoftware (Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de) http://www11.in.tum.de/veranstaltungen/grundlagenbetriebssystemeundsystemsoftwarews1112
Memory Models Frederik Zipp
Memory Models Frederik Zipp Seminar: Programmiersprachen für Parallele Programmierung (SS 2010) Fakultät für Informatik - IPD SNELTING LEHRSTUHL PROGRAMMIERPARADIGMEN 1
Formale Verifikation von Software. 10. Juli 2013
Formale Verifikation von Software 10. Juli 2013 Überblick Wann ist formale Softwareverifikation sinnvoll? Welche Techniken gibt es? Was ist Model Checking und wie kann man es zur Verifikation einsetzen?
Immediate Priority Ceiling
Vereinfachtes Protokoll: Immediate priority ceiling: Prozesse, die ein Betriebsmittel s belegen, bekommen sofort die Priorität ceil(s) zugewiesen. Anwendungsgebiet: Immediate Priority Ceiling Verwendung
Modellierung verteilter Systeme Grundlagen der Programm und Systementwicklung
Modellierung verteilter Systeme Grundlagen der Programm und Systementwicklung Sommersemester 2012 Prof. Dr. Dr. h.c. Manfred Broy Unter Mitarbeit von Dr. M. Spichkova, J. Mund, P. Neubeck Lehrstuhl Software
Formale Verifikation von Software. 8. Juli 2015
Formale Verifikation von Software 8. Juli 2015 Überblick Wann ist formale Softwareverifikation sinnvoll? Welche Techniken gibt es? Was ist Model Checking und wie kann man es zur Verifikation einsetzen?
ML Deployment. Vom Prototyp zur Produktion
ML Deployment Vom Prototyp zur Produktion Marcel Spitzer Karlsruhe, 15.3.2018 Marcel Spitzer Big Data Scientist @ inovex Wi.-Mathematik (B.Sc.), Wi.-Informatik (M.Sc.) Data Science mit Python und R Deployment
WCET Analyse. Florian Franzmann Tobias Klaus Peter Wägemann
WCET Analyse Florian Franzmann Tobias Klaus Peter Wägemann Friedrich-Alexander-Universität Erlangen-Nürnberg Lehrstuhl Informatik 4 (Verteilte Systeme und Betriebssysteme) http://www4.cs.fau.de 11. November
Betriebssysteme Kap J, Teil C: Paging, Pagereplacement
Betriebssysteme Kap J, Teil C: Paging, Pagereplacement 1 Welche Seite soll ausgelagert werden? Ein- / Auslagern benötigt Zeit Kontextwechsel erforderlich» Wechsel zu einem BS-Prozess, welcher für das Management
Betriebssysteme. Thomas Fahringer. Institut für Informatik Universität Innsbruck. VO Betriebssysteme
Grundzüge der Informatik IV: Betriebssysteme Thomas Fahringer Institut für Informatik Universität Innsbruck V Thomas.Fahringer@uibk.ac.at 1 Kapitel I Betriebssysteme: Aufgaben und Überblick V 2 Was ist
Übung zu Einführung in die Informatik # 10
Übung zu Einführung in die Informatik # 10 Tobias Schill tschill@techfak.uni-bielefeld.de 15. Januar 2016 Aktualisiert am 15. Januar 2016 um 9:58 Erstklausur: Mi, 24.02.2016 von 10-12Uhr Aufgabe 1* a),
Cache-Speicher. Design Digitaler Systeme. Prof. Dr.-Ing. Rainer Bermbach
Cache-Speicher Design Digitaler Systeme Prof. Dr.-Ing. Rainer Bermbach Übersicht Cache-Speicher Warum Cache-Speicher? Cache-Strukturen Aufbau und Organisation von Caches Cache-Architekturen Cache-Strategien
Quantitative Prinzipien im Hardwareentwurf. 1. Small is fast
Quantitative Prinzipien im Hardwareentwurf 1. Small is fast Kleine Hardwareeinheiten schalten in der Regel schneller als größere. Kleine Transistoren bilden an ihren Gates kleinere Kapazitäten die Source-Drain
Invalidierungs- und Update-basierte Cache-Kohärenz-Protokolle
Invalidierungs- und Update-basierte Cache-Kohärenz-Protokolle Architecture of Parallel Computer Systems WS15/16 J.Simon 1 SC mit Write-Back Caches Beweisidee: Behandlung von Reads wie beim Write-Through
Data Mining auf Datenströmen Andreas M. Weiner
Technische Universität Kaiserslautern Fachbereich Informatik Lehrgebiet Datenverwaltungssysteme Integriertes Seminar Datenbanken und Informationssysteme Sommersemester 2005 Thema: Data Streams Andreas
Abstarkte Interpretation I
Lehr- und Forschungseinheit Theoretische Informatik Hauptseminar Programmanalyse SS 2009 Abstrakte Interpretation I Prof. Dr. Martin Hofmann Referent: Gliederung I. Grundlagen der abstrakten Interpretation
Grundlagen der Rechnerarchitektur. Speicher
Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie
Betriebssysteme. Dipl.-Ing.(FH) Volker Schepper
Speicherverwaltung Real Mode Nach jedem starten eines PC befindet sich jeder x86 (8086, 80386, Pentium, AMD) CPU im sogenannten Real Mode. Datenregister (16Bit) Adressregister (20Bit) Dadurch lassen sich
11.1 Inhalte der Vorlesung Was ist ein Betriebssystem Zwei Sichten. Was ist ein Betriebssystem Zwei Sichten (Forts.) Abstraktionen
Betriebssysteme Sommersemester 2018 Betriebssysteme 11. Kapitel Resümee Was ist ein Betriebssystem Zwei Sichten 1. Virtuelle Maschine (Top-Down Sicht): Bietet dem Programmierer eine abstrakte Sicht auf
Besprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur
Themen heute Besprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur Besprechung des 8. Übungsblattes Aufgabe 2.6. In diesem
Technische Realisierung (1)
Technische Realisierung () Einfachstes Modell: Prozess (Daten+Code) befindet sich im Hintergrundspeicher Bei teilweise eingelagerten Prozessen: Zusätzlich Teile im Hauptspeicher Logische Adressen überdecken
Grob-Struktur des Prozessor-Speichersystems
2.3.2 Speicherstruktur (1) Grob-Struktur des Prozessor-Speichersystems Chipsatz (Erklärung s. später, Folie 104) 22.4.-27.5.2013, Folie 52 2.3.2 Speicherstruktur (2) Zugriff Prozessor zumeist auf schnelle
Inhalt. Annäherung an das Nichtberechenbare - Statische Programmanalyse - Reinhard Wilhelm. Interessante Fragen über Programme
Annäherung an das Nichtberechenbare - Statische Programmanalyse - Reinhard Wilhelm Inhalt Eigenschaften von Programmen Approximation Effective Abstractions (P. Cousot) Voraussage des Cacheverhaltens Interessante
Name: Vorname: Matr.-Nr.: 4. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen stets ein mikroprogrammierbares Steuerwerk verwenden.
Name: Vorname: Matr.-Nr.: 4 Aufgabe 1 (8 Punkte) Entscheiden Sie, welche der folgenden Aussagen zum Thema CISC/RISC-Prinzipien korrekt sind. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen
Programmiertechnik II
Analyse von Algorithmen Algorithmenentwurf Algorithmen sind oft Teil einer größeren Anwendung operieren auf Daten der Anwendung, sollen aber unabhängig von konkreten Typen sein Darstellung der Algorithmen
Hochschule Düsseldorf University of Applied Sciences HSD RISC &CISC
HSD RISC &CISC CISC - Complex Instruction Set Computer - Annahme: größerer Befehlssatz und komplexere Befehlen höhere Leistungsfähigkeit - Möglichst wenige Zeilen verwendet, um Aufgaben auszuführen - Großer
Speicherorganisation
Speicherorganisation John von Neumann 1946 Ideal wäre ein unendlich großer, undendlich schneller und undendlich billiger Speicher, so dass jedes Wort unmittelbar, d.h. ohne Zeitverlust, zur Verfügung steht
Device Treiber für FlexPath- Netzwerkprozessoren
Device Treiber für FlexPath- Netzwerkprozessoren Michael Meitinger Rainer Ohlendorf Dr. Thomas Wild Prof. Dr. Andreas Herkersdorf 1 Übersicht Übersicht FlexPath Einsatz von Device Treibern in der FlexPath
Cache. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011
Cache Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 Cache 1/53 2012-02-29 Einleitung Hauptspeicherzugriffe sind langsam die
N Bit Binärzahlen. Stelle: Binär-Digit:
N Bit Binärzahlen N Bit Binärzahlen, Beispiel 16 Bit: Stelle: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Binär-Digit: 0 0 1 0 1 0 0 1 1 1 0 0 1 0 0 0 Least Significant Bit (LSB) und Most Significant Bit (MSB)
Sebastian Witte 06.03.2013
06.03.2013 Inhalt kleine, leistungsfähige Systeme verfügbar (Smartphones) Resourcenverschwendung übermäßige Resourcenreservierung kleinste Systeme noch zu schnell zu restriktives Scheduling Vermischung
Grundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes
Grundlagen der Informatik III Wintersemester 2010/2011 15. Vorlesung Dr.-Ing. Wolfgang Heenes int main() { printf("hello, world!"); return 0; } msg: main:.data.asciiz "Hello, world!".text.globl main la
II. Klimawandel Herausforderungen für die räumliche Planung
II. Klimawandel Herausforderungen für die räumliche Planung Umgang mit Unsicherheiten regionaler Klimaszenarien Prof. Dr. Manfred Stock KLIMAPAKT Vorhaben Abschlussworkshop Hannover, 09.11.2010 Statistik
. Die obige Beschreibung der Laufzeit für ein bestimmtes k können wir also erweitern und erhalten die folgende Gleichung für den mittleren Fall:
Laufzeit von Quicksort im Mittel. Wir wollen die erwartete Effizienz von Quicksort ermitteln. Wir nehmen an, die Wahrscheinlichkeit, dass das gewählte Pivot-Element a j das k-t kleinste Element der Folge
Speicherhierarchie. [Technische Informatik Eine Einführung] Univ.-Prof. Dr. Paul Molitor
![Speicherhierarchie. [Technische Informatik Eine Einführung] Univ.-Prof. Dr. Paul Molitor](/thumbs/56/38846879.jpg "Speicherhierarchie. [Technische Informatik Eine Einführung] Univ.-Prof. Dr. Paul Molitor")
[Technische Informatik Eine Einführung] Univ.-Prof. Dr. Paul Molitor Lehrstuhl für Technische Informatik Institut für Informatik Martin-Luther-Universität Halle-Wittenberg Januar 2006 1 / 100 Inhalt dieser
2.1 Rechnersichten 2.2 Rechnerorganisation: Aufbau und Funktionsweise
Teil 1 Kapitel 2 Rechner im Überblick 2.1 Rechnersichten 2.2 Rechnerorganisation: Aufbau und Funktionsweise Frank Schmiedle Technische Informatik I 2.1 Rechnersichten Modellierung eines Rechners Zusammenspiel
Speicherarchitektur (23) Suchen einer Seite:
Speicherarchitektur (23) Suchen einer Seite: Vorlesung Rechnersysteme SS `09 E. Nett 7 Speicherarchitektur (24) Adressschema inklusive Seitenfehler: Vorlesung Rechnersysteme SS `09 E. Nett 8 Speicherarchitektur
Inhalt. 1. Einführung in die Informatik. 2. Algorithmen Definition, Eigenschaften, Entwurf Darstellung von Algorithmen Beispiele.
1. Einführung in die Informatik Inhalt 2. Algorithmen Definition, Eigenschaften, Entwurf Darstellung von Algorithmen Beispiele Peter Sobe 1 Einführende Beispiele 2. Algorithmen Täglich werden Verarbeitungsvorschriften
Grundlagen der numerischen Wetterprognose
Federal Department of Home Affairs FDHA Federal Office of Meteorology and Climatology MeteoSwiss Grundlagen der numerischen Wetterprognose D-PHASE End User Workshop 20. Juni 2007 Mathias Rotach, MeteoSchweiz
Differentialgleichungen sind überall!
Differentialgleichungen sind überall! Helmut Abels Fakultät für Mathematik Universität Regensburg Folien und Co.: http://www.uni-r.de/fakultaeten/nat Fak I/abels/Aktuelles.html Tag der Mathematik am Albrecht-Altdorfer-Gymnasium
Modell-basierte Entwicklung mit der Timing Definition Language (TDL)
Modell-basierte Entwicklung mit der Timing Definition Language (TDL) Prof. Dr. Wolfgang Pree Univ. Salzburg Inhalt Motivation für einen Paradigmenwechsel bisher: zuerst Plattform, dann Software => Software
Rückblick: Architektur und Hintergrundspeicher
Rückblick: Architektur und Hintergrundspeicher Prototypische Architektur eines RDBMS Speicherhierarchie mit Zugriffslücke (10 5 ) zwischen Primär- und Sekundärspeicher (z.b. HDD) RAIDs zur Erhöhung der
Rechner in Eingebetteten Systemen
12 Rechner in Eingebetteten Systemen Peter Marwedel Informatik 12 Otto-Hahn-Str. 16 Tel. 755 6111 E-mail: peter.marwedel@tu-.de Sprechstunde: Mo 13:00-14:00 Überblick Zukunft der IT? Gemäß Vorhersagen
Computational Engineering I
DEPARTMENT INFORMATIK Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg Martensstraße 3, 91058 Erlangen 25.01.2016 Probeklausur zu Computational Engineering
Entwurf und Implementierung eines energieneutralen Echtzeit-Betriebssystems
Entwurf und Implementierung eines energieneutralen Echtzeit-Betriebssystems Phillip Raffeck Lehrstuhl für Verteilte Systeme und Betriebssysteme Workshop Echtzeit 2016: Internet der Dinge 17. November 2016
Algorithmische Methoden zur Netzwerkanalyse
Algorithmische Methoden zur Netzwerkanalyse Juniorprof. Dr. Henning Meyerhenke Institut für Theoretische Informatik 1 KIT Henning Universität desmeyerhenke, Landes Baden-Württemberg Institutund für Theoretische
Effiziente Ressourcennutzung durch intelligente Übersetzer
Effiziente Ressourcennutzung durch intelligente Übersetzer Sommersemester 2012 Sascha Plazar Technische Universität Dortmund Lehrstuhl Informatik 12 Entwurfsautomatisierung für Eingebettete Systeme Gliederung
Algorithmen und Datenstrukturen 1 Kapitel 5
Algorithmen und Datenstrukturen 1 Kapitel 5 Technische Fakultät robert@techfak.uni-bielefeld.de Vorlesung, U. Bielefeld, Winter 2005/2006 Kapitel 5: Effizienz von Algorithmen 5.1 Vorüberlegungen Nicht
Aufwand und Komplexität Vorlesung vom Komplexität und Effizienz
Aufwand und Komplexität Vorlesung vom 15.12.17 Komplexität und Effizienz Aufwand: Anzahl dominanter Operationen (worst-case). Beispiel. Landau-Symbol O(n). Beispiel. Definition: Aufwand eines Algorithmus.
Echtzeitprogrammierung und Echtzeitverhalten von Keil RTX. Frank Erdrich Semester AI 7
Echtzeitprogrammierung und Echtzeitverhalten von Frank Erdrich Semester AI 7 Inhalt Einleitung Echtzeit und Echtzeitsysteme Echtzeitprogrammierung Real-Time Operating System Keil RTOS RTX Zusammenfassung
Hybride Systeme Einführung und Übersicht
Hybride Systeme Einführung und Übersicht Thomas Stauner Lehrstuhl Software & Systems Engineering Inhaltsübersicht Hybride Systeme Begriffsklärung und Motivation Eigenschaften Beschreibungstechniken Analysetechniken
Differentialgleichungen sind überall!
Differentialgleichungen sind überall! Helmut Abels Fakultät für Mathematik Universität Regensburg Folien und Co.: http://www.uni-regensburg.de/mathematik/mathematik-abels/aktuelles/index.html Schnupperstudium
Kapitel 1: Informationsverarbeitung durch Programme
LUDWIG- MAXIMILIANS- UNIVERSITY MUNICH DEPARTMENT INSTITUTE FOR INFORMATICS Skript zur Vorlesung: Einführung in die Informatik: Systeme und Anwendungen Sommersemester 2008 Kapitel 1: Informationsverarbeitung
Schriftliche Prüfung
OTTO-VON-GUERICKE-UNIVERSITÄT MAGDEBURG FAKULTÄT FÜR INFORMATIK Schriftliche Prüfung im Fach: Rechnersysteme Studiengang: Bachelor (PF CSE / IF; WPF CV / WIF) am: 30. Juli 2008 Bearbeitungszeit: 120 Minuten
PhysX Evaluation. Softwarepraktikum Computergraphik. Daniel Brock, Robert Kreuzer, Simon Kufner. 5. Juli 2010
PhysX Evaluation Softwarepraktikum Computergraphik Daniel Brock, Robert Kreuzer, Simon Kufner 5. Juli 2010 Daniel Brock, Robert Kreuzer, Simon Kufner () PhysX Evaluation 5. Juli 2010 1 / 17 1 Aufgabenstellung
Echtzeitverhalten. Einleitung. Was bedeutet Echtzeit? Beispiele. Andere Faktoren. Echtzeitsystem und Echtzeitkomponenten
Echtzeitverhalten Einleitung Was bedeutet Echtzeit? Die Interaktion mit der Außenwelt stellt in einem System den Zeitbezug her. Normalerweise will man ein korrektes Ergebnis so schnell wie möglich bekommen.
Proxy Caching von Multimediaströmen
Seminarvortrag Proxy Caching von Multimediaströmen Lehrstuhl Praktische Informatik IV Prof. Dr. W. Effelsberg Universität Mannheim Christian Hoffmann Februar 2001 Betreuer: Dipl. Wirtsch.-Inf. Volker Hilt
Rechnerarchitektur SS 2012
Rechnerarchitektur SS 2012 Cachekohärenz Michael Engel TU Dortmund, Fakultät für Informatik Teilweise basierend auf Material von Gernot A. Fink und R. Yahyapour 11. Juni 2013 Speicher in MP-Systemen Zentrales
Integrated Modular Avionics & ARINC 653
Integrated Modular Avionics & ARINC 653 Martin Wißmiller Gliederung IMA - Traditioneller Ansatz - IMA-Ansatz - IMA-Generationen ARINC653 - Speicherpartitionierung - Zeitpartitionierung - Kommunikation
Physische Datenorganisation
Physische Datenorganisation Speicherhierarchie Hintergrundspeicher / RAID ( B-Bäume Hashing R-Bäume ) Kapitel 7 1 Überblick: Speicherhierarchie Register Cache Hauptspeicher Plattenspeicher Archivspeicher
Software Echtzeitverhalten in den Griff Bekommen
Software Echtzeitverhalten in den Griff Bekommen B.Sc.Markus Barenhoff [www.embedded-tools.de] Dr. Nicholas Merriam [www.rapitasystems.com] Übersicht Reaktionszeit Nettolaufzeit Optimierung Worst-Case
Szenario und Wirklichkeit
Szenario und Wirklichkeit Wie weit lassen sich Risikoberechnungen bei Naturgefahren vereinfachen? Katharina Fischer / Matthias Schubert Übersicht Szenario und Wirklichkeit Ziel: - Kritische Diskussion
Rechnerarchitektur SS 2012
Rechnerarchitektur SS 2012 Cachekohärenz TU Dortmund, Fakultät für Informatik XII Literatur: Hennessy/Patterson: Computer Architecture, 3. Auflage, 2003, Abschnitte 6.2, S. 549ff und 6.5, S. 576ff. Huang:
Grundlagen 1: Modelle & Mengen
Michael Wand Institut für Informatik. Angewandte Mathematik am Rechner 1 SOMMERSEMESTER 2017 > Kapitel 2 Grundlagen 1: Modelle & Mengen 2.1 Modelle Grundlagen der Modellierung