Ausarbeitung - Masterseminar WiSe 2012/2013
|
|
- Gertrud Busch
- vor 7 Jahren
- Abrufe
Transkript
1 Hochschule für Angewandte Wissenschaften Hamburg Hamburg University of Applied Sciences Ausarbeitung - Masterseminar WiSe 2012/2013 Friedrich Groß Hardware/Software Co-Design für Real-time Ethernet basierte Steuergeräte Fakultät Technik und Informatik Department Informatik
2 Friedrich Groß Thema der Ausarbeitung - Masterseminar WiSe 2012/2013 Hardware/Software Co-Design für Real-time Ethernet basierte Steuergeräte Stichworte TTEthernet, Time-Triggered Ethernet, Real-time Ethernet, Hardware Software Co-Design, Automotive Anwendungen Kurzzusammenfassung In dieser Arbeit wird die Idee des Masterthemas Hardware/Software Co-Design für Real-time Ethernet basierte Steuergeräte unter der Informationsgewinnung von verwandten Arbeiten konkreter vorgestellt. Verwandte Arbeiten haben gezeigt, dass reine Softwareimplementierungen des TTEthernet bei hoher Bandbreite einen zu hohen CPU-Ressourcenbedarf haben. Aus dem Grund beschäftigt sich diese Arbeit mit einer Hardware/Software Codesign Lösung für den TTEthernet-Stack. Es wird ein Baukastensystem vorgestellt, aus dem sich je nach Anforderungen die optimale Hardware/Software-Partitionierung bilden lässt, so dass Echtzeitanforderungen, CPU-Ressourcen und Kosten optimal sind. Title of the paper Hardware/Software Co-Design for real-time Ethernet-based controllers Keywords TTEthernet, Time-Triggered Ethernet, Real-time Ethernet, Automotive Applications, Hardware Software Co-Design Abstract This work presents the idea of the mastertheasis hardware / software co-design for real-time Ethernet-based controllers under the acquisition of information of related work. Related work has shown that pure software implementations of TTEthernet have a high CPU resource requirements at high bandwidth. For the reason this study deals with a Hardware / Software Co-design solution for TTEthernet stack. A modular system is presented, from which it can be, depending on the requirements form the optimal hardware / software partitioning, so that real-time requirements, cost and CPU resources are optimally.
3 Inhaltsverzeichnis 1 Einleitung Motivation Aufbau der Arbeit Verwandte Arbeiten Grundlagen Idee der Masterarbeit Zielsetzung Anforderungskriterien Partitionierungsauswirkungen auf Anforderungskriterien Timestamping Synchronisation Scheduler Framedroppiing Rate-Constrained Best-Effort Zielfunktionen Risiken und Ausblick 12 Abkürzungsverzeichnis 13 Literaturverzeichnis 14
4 1 Einleitung 1.1 Motivation Die steigende Anzahl an Fahrerassistenzsystemen in einem Automobil steigert die Komplexität in einem Automobil. Dies gilt auch für die zur Kommunikation notwendigen Bussysteme. Abbildung 1.1 zeigt die durchschnittliche Anzahl an Knotenpunkten in einem Fahrzeug. Die bisher verwendeten Bussysteme kommen momentan an ihre Grenzen (Badstübner, 2008, BMW Group Forschung und Technik), da ein immer höherer Bandbreitenbedarf durch Kamera- oder 3D-Laserscanner -basierte Assistenzsysteme entsteht. Einige dieser Daten müssen in Echtzeit übertragen werden. Um den stetig steigenden Kommunikationsanforderungen gerecht zu werden, ist die Automobilindustrie auf der Suche nach einem neuen Bussystem, welches eine hohe Bandbreite liefert, echtzeitfähig und kostengünstig ist. TTEthernet ist ein Kandidat, der diese Anforderungen erfüllen könnte und deswegen momentan in der Evaluierungphase ist (vgl. Steinbach u. a., 2010). Während der Evaluation wurde festgestellt, dass reine Softwareimplementierungen bei einer hohen Kommunikationslast einen hohen CPU-Ressourcenbedarf haben, so dass kaum CPU-Ressourcen für eine Anwendung übrig bleiben (vgl. Müller, 2011). Ziel dieser Arbeit ist es, eine HW/SW-Codesigen-Lösung zu finden, die je nach Anforderungen bestimmte Module in Hardware auslagert, so dass ein Optimum an benötigter Echtzeitbedinungen, Chipfläche und CPU-Ressourcenbedarf der Anwendung gefunden werden kann. 1.2 Aufbau der Arbeit Im zweiten Kapitel, erster Abschnitt, werden die verwandten Arbeiten aus der Ausarbeitung (Groß, 2012) zusammengefasst dargestellt. Im zweiten Abschnitt folgen dann die wichtigsten Grundlagen, die zum Verständnis dieser Arbeit beitragen sollen. Im dritten Kapitel wird die Idee der Masterarbeit präsentiert. Es wird dabei ein Baukastensystem zur HW/SW-Partitionierung gezeigt und eine Bewertung darüber, wie sich die Partitionierung der einzelnen Module auf verschiedene Anforderungskriterien auswirken könnte. Im dritten Kapitel werden die Risiken des Projekts aufgezeigt und es wird ein Ausblick für das weitere Vorgehen beschrieben.
5 1 Einleitung 2 Abbildung 1.1: Durchschnittliche Anzahl Knotenpunkte in einem Fahrzeug (vgl. Bruckmeier, 2010) 1.3 Verwandte Arbeiten Einen ausführlichen Bericht über die verwandte Arbeiten kann in (Groß, 2012) gefunden werden. Hier möchte ich nur ein kurzen Einblick auf die Rechercheergebnisse geben. In der Arbeit (Steinhammer und Ademaij, 2007) wird eine Hardwareimplementierung des Time- Triggered Ethernet vorgestellt. In dieser Arbeit wurde jedoch die Nachrichtenklasse Rate- Constrained-Traffic nicht implementiert und für die Zeitsynchronisation nur ein Timer zur Verfügung gestellt, der sich jedoch in der Geschwindigkeit anpassen lässt. Es werden Konzepte für das Senden von Time-Triggered Nachrichten, das Einordnen von Best-Effort Nachrichten zwischen den Time-Triggered Nachrichten und die Konfiguration des Gesamtsystems vorgestellt. In der Arbeit (Müller, 2011) wird eine vollständige Softwareimplementierung des Time- Triggered Ethernet vorgestellt. In dieser Arbeit hat sich gezeigt, dass Softwareimplementierungen bei hohen Bandbreiten einen hohen CPU-Bedarf haben. Der CPU-Bedarf kann dabei so ansteigen, dass kaum CPU-Ressourcen für eine Anwendung übrig bleiben. In dieser Arbeit wurde ein alternativer Synchronisationsalgorithmus verwendet, der nicht wie in (SAE International, 2011) eine einfache Offset-Korrektur vornimmt, sondern anhand der eintreffenden Zeitpakete eine Regelung der Uhr vornimmt. In der Arbeit (Gunzinger, 2010) wird eine Hardwareimplementierung des Protokolls PROFINET IRT (vgl. PROFIBUS & PROFINET International) vorgestellt. PROFINET IRT ist ebenfalls ein zeitgesteuertes Ethernet, so das man hier bei der Implementierung auf ähnliche Probleme stößt. In dieser Arbeit wird insbesondere auf die Synchronisation eingegangen, die mittels
6 1 Einleitung 3 IEEE 1588 (vgl. Institute of Electrical and Electronics Engineers, 2002) vorgenommen wird. Dazu wurde ein Hardwarebaustein entwickelt, der direkt beim erkennen des Start-of-Frame- Delimiter (Das Byte direkt nach der Präambel) einen Zeitstempel setzt. Dadurch wurde ein Synchronisationsgenauigkeit von < 50ns erreicht. In dieser Arbeit hatte man das Ziel, eine möglichst kurze Zykluszeit zu erreichen, um ein Motion-Control System mit dem Netzwerk zu verbinden. Die minimale Zykluszeit beträgt in diese Implementierung 31.25µs. Es gibt viele Arbeiten, die Methoden zur HW/SW-Partitionierung vorstellen, jedoch ist die Arbeit (D Ambrosio und Hu, 1994) eine der wenigen Arbeiten, die bei der Partitionierung nicht nur auf Kosten und Performance achten, sondern auch auf Einhaltung von Echtzeiteigenschaften. In diesem Ansatz wird Hardware als Ressource gesehen und Software als Task s betrachtet, die die HW-Ressourcen benutzen (wie in vielen anderen Arbeiten auch). Jedoch wird eine Möglichkeit aufgezeigt, wie die Partitionierung in einem Simulator simuliert werden kann und man dabei eine Machbarkeitsfaktor erhält, der einem einen Wahrscheinlichkeit liefert, ob die Echtzeitanforderungen eingehalten werden könne. 1.4 Grundlagen Time-Triggered Ethernet ist eine Echtzeiterweiterung des Standard-Ethernet und ist in (SAE International, 2011) spezifiziert. Es unterstützt drei Nachrichtenklassen, die im Folgenden kurz beschrieben werden: Time-Triggered-Traffic (TT) zeitgesteuerte Nachrichten mit einem deterministischem Zeitverhalten (konstante Paketlaufzeit mit niedrigem Jitter). Wird von den Netzwerkgeräten mit höchster Priorität behandelt. Rate-Constrained-Traffic (RC) wird für weniger zeitkritische Echtzeitkommunikation verwendet. Die Echtzeitfähigkeit wird durch eine vorher festgelegte garantierte Bandbreite realisiert. Nachrichtenklasse entspricht dem AFDX-Protokoll-Standard (vgl. AIM GmbH). Best-Effort-Traffic (BE) entspricht dem Standard Ethernet Verkehr. Nachrichten dieser Klasse werden mit niedrigster Priorität behandelt. Um bei der Nachrichtenklasse Time-Triggered-Traffic ein deterministisches Zeitverhalten erreichen zu können, werden in dem Netzwerk spezielle Switches benötigt. Alle Netzwerkteilnehmer, die eine TT-Nachricht passieren, müssen u.a. den Sendezeitpunkt über die jeweilige Nachricht speichern. So kann der Netzwerkteilnehmer dafür sorgen, dass zu diesem Zeitpunkt die Sendepuffer für die Zielports freigehalten werden. So kann sichergestellt werden, dass TT-Nachrichten mit einem geringem Jitter durch das Netzwerk versendet werden können.
7 1 Einleitung 4 Um diese Funktionalität zu erreichen, müssen die Uhren der Teilnehmer synchronisiert werden. Dazu wird ein 2-Phasen Synchronisationsalgorithmus verwendet, bei dem mehrere Rollen definiert sind. Zu Beginn eines Zykluses senden die Synchronisation-Master (meistens Endteilnehmer) an den Compression-Master(meistens Switch) ihre aktuelle Uhrzeit. Der Compression- Master errechnet aus den empfangenen Zeiten eine Durchschnittszeit und sendet diese an alle Teilnehmer, auch an die Synchronisation-Client s (meistens Endteilnehmer). Alle Teilnehmer korrigieren nun ihre Uhr anhand des empfangenen Pakets. Jeder Teilnehmer berücksichtigt beim Empfang von Zeitpaketen verschiedene Verzögerungen, die auftreten können. So wird die Signallaufzeit auf der Leitung, die fest konfiguriert wird, auf empfangene Zeiten aufaddiert. Auch wird die eigene Verzögerung zum Bearbeiten des Pakets mit aufaddiert.
8 2 Idee der Masterarbeit Wie in Abschnitt 1 beschrieben, ist die Automobilindustrie auf der Suche nach einem Bussystem, welches eine hohe Bandbreite liefert, echtzeitfähig und kostengünstig ist. TTEthernet ist ein möglicher Kandidat, der diese Anforderungen erfüllen kann. Bei der Recherche nach verwandten Arbeiten wurde eine Hardwareimplementierung des TTEthernet gefunden, die jedoch nicht vollständig und nicht offengelegt ist. Die existierende Softwareimplementierung zeigt Schwächen bei hoher Netzwerkbelastung, was dazu führt, dass kaum CPU-Ressourcen für eine Anwendung übrig bleiben. In diesem Kapitel wird nun die Idee der Masterarbeit beschrieben, eine dynamische anwendungsfall-spezifische HW/SW-Codesign-Lösung zu finden. 2.1 Zielsetzung Ziel der Masterarbeit ist es, ein HW/SW-Codesign zu entwickeln, welches je nach Anforderungen eine optimierte Hardware-Software Komposition ermöglicht. Dabei kann es sein, dass es bei einer Anwendung Sinn macht, möglichst viele Module in Hardware zu partitionieren und bei einer anderen Anwendung möglichst viel in Software zu partitionieren. Die Idee ist, einen Baukasten zu entwickeln, aus dem je nach Anforderungen Module in Hardware oder in Software ausgewählt werden können. Die Module sind Bestandteile des TTEthernet-Stacks. Dabei kann es Sinn machen, bestimmte Module gar nicht auszuwählen, weil z.b. bestimmte Nachrichtenklassen von der Anwendung nicht verwendet werden. Welche HW/SW-Partitionierung für eine konkrete Anwendung verwendet werden soll, entscheiden die Anforderungen einer Anwendung. Die Kriterien, die für die Partitionierung entscheidend sind, werden im folgenden Abschnitt näher betrachtet. 2.2 Anforderungskriterien Es gibt 4 Anforderungskriterien, die im Folgenden kurz beschrieben werden.
9 2 Idee der Masterarbeit 6 Abbildung 2.1: Baukasten Echtzeitanforderungen Wie schnell und innerhalb welcher Zeitfenster sollen Nachrichten übertragen werden. Verfügbare CPU-Ressourcen Je höher der Rechenaufwand einer Anwendung ist, umso geringer sind die verfügbaren CPU-Ressourcen für den TTEthernet-Stack. Verfügbare Chipfläche Sind die Maximalkosten (Chipfläche) festgelegt, so müssen Module möglichst softwarelastig partitioniert werden. Benötigte Funktionalität Nicht in jeder Anwendung wird die komplette Funktionalität benötigt. Eine Auswahl der benötigten Module soll ermöglichen, nur die nötigste Funktionalität zu implementieren. Die ersten drei genannten Anforderungskriterien konkurrieren untereinander und können deswegen nicht getrennt voneinander betrachtet werden. Am Ende muss also eine Optimierungsfunktion über die Partitionierung entscheiden. Im Folgenden wird auf die Anforderungskriterien genauer eingegangen. Echtzeitanforderungen Bei der Nachrichtenklasse Time-Triggered-Traffic müssen bestimmte Nachrichten zu einem bestimmten Zeitpunkt versendet werden. Für jede Nachricht wird dabei ein Zeitfenster definiert, in dem der Teilnehmer diese Nachricht absenden darf. Die Größe des Zeitfensters wird durch den Jitter des Teilnehmers entschieden. Dabei versucht man, ein möglichst kleines Zeitfenster zu erreichen, weil große Zeitfenster die reservierte Zeit im Netzwerk erhöhen und somit für diese Zeit keine weitere Nachricht über diesen Pfad versendet werden darf.
10 2 Idee der Masterarbeit 7 Die Größe der erlaubten Zeitfenster entscheiden also über den erlaubten Jitter des Teilnehmers. Ein kleiner Jitter erlaubt es, kleine Zeitfenster zu verwenden und ein großer Jitter führt zu einem großen Zeitfenster. Um einen kleinen Jitter zu erreichen, muss die Partitionierung hardwarelastig erfolgen. Kann man sich einen großen Jitter erlauben, so kann softwarelastig partitioniert werden und somit Chipfläche gespart werden. Verfügbare CPU-Ressourcen Über die verfügbaren CPU-Ressourcen entscheidet die Anwendung, die auf der CPU ausgeführt wird. Ist der Rechenaufwand der Anwendung hoch, bleiben wenig CPU-Ressourcen für den TTEthernet-Stack übrig und es muss hardwarelastig partitioniert werden. Bei geringem Rechenaufwand können mehr Module in Software partitioniert werden um Chipfläche zu sparen. Verfügbare Chipfläche (Kosten) Um ein Gerät so günstig wie möglich zu realisieren, muss dieser Punkt bei der Suche nach dem optimalen Partitionierungsprofil mit berücksichtigt werden. So kann es sinnvoll sein, die Echtzeitanforderungen auf das Nötigste zu reduzieren, um möglichst viel in Software partitionieren zu können. Benötigte Funktionalität Um so wenig wie möglich CPU- und Hardwareressourcen zu verbrauchen, macht es in vielen Anwendungen Sinn, Funktionalität wegzulassen. Beispielsweise kann es sein, dass eine Anwendung nicht alle Nachrichtenklassen benötigt. Die entsprechenden Module müssen in diesem Fall nicht mit in die Partitionierung aufgenommen werden. 2.3 Partitionierungsauswirkungen auf Anforderungskriterien In diesem Abschnitt werden die Module des TTEthernet-Stacks beschrieben. Außerdem wird beschrieben, welche Auswirkungen eine Hardware- oder Softwareimplementierung auf die Anforderungskriterien hat. Eine hypothetische Bewertung auf die Auswirkung wird in Tabellenform je Modul dargestellt. Konkrete Werte werden sich erst im Laufe der Entwicklung ergeben Timestamping Dieses Modul sorgt dafür, dass eintreffende Nachrichten einen Ankunftszeitstempel erhalten. Dies ist zum Einen für die Zeit-Synchronisationspakete wichtig, weil die Zeitkorrektur anhand
11 2 Idee der Masterarbeit 8 dieses Zeitstempels und einer im Paket eingetragenen Zeit vorgenommen wird. Zum Anderen wird der Zeitstempel für die Nachrichtenklasse Time-Triggered-Traffic benötigt, um festzustellen, ob diese Nachrichten rechtzeitig eingetroffen und somit gültig sind. HW/SW-Bewertung Bei einer Hardwareimplementierung kann dieses Modul zwischen OSI-Layer 1 und 2 implementiert werden, so dass exakte Zeitstempel möglich sind. Dies führt dazu, dass die Synchronisation der Uhr sehr genau vorgenommen werden kann. Dies wirkt sich positiv auf die Echtzeiteigenschaften auf, so lange auch bestimmte andere Module in Hardware implementiert sind. Eine Softwareimplementierung würde zum extremen Gegenteil führen. Zwischen dem Netzwerkinterface und der CPU liegen viele Puffer und Busse, deren Zeitverhalten stark jittert. Dies gilt insbesondere bei hoher Belastung. Hier wäre ein Zeitstempel mit einem hohen Jitter belastet, was zu einer schlecht synchronisierten Uhr und somit zu schlechten Echtzeiteigenschaften führt. Tabelle 2.1: Timestamping-Modul - hypothetische Bewertung Echtzeit HW-Ressourcen (Kosten) SW-Ressourcen Hardwareimpl Softwareimpl Synchronisation Dieses Modul nimmt anhand der eintreffenden Zeit-Synchronisationspakete eine Korrektur der Uhr vor. Im einfachsten Fall wird nur eine Offset-Korrektur vorgenommen (vgl. SAE International, 2011). Diese Korrektur wird anhand des Ankunftszeitstempel und einem Zeitstempel innerhalb des Pakets berechnet. HW/SW-Bewertung Nach Spezifikation muss die Offset-Korrektur der Uhr innerhalb eines Netzwerkzykluses vorgenommen werden. Dieser Zyklus ist nicht fest definiert, beträgt aber in den bisher aufgebauten Systemen oft mehrere Millisekunden. Die Offset-Korrektur muss also nicht sofort erfolgen und bringt also für die Echtzeiteigenschaften kaum Vorteile, wenn diese in Hardware implementiert wird. Hier hat eine Hardwareimplementierung nur den Vorteil, wenn CPU-Ressourcen gespart werden sollen und eine Softwareimplementierung wenn Hardware-Ressourcen gespart werden sollen.
12 2 Idee der Masterarbeit 9 Tabelle 2.2: Synchronisation-Modul - hypothetische Bewertung Echtzeit HW-Ressourcen (Kosten) SW-Ressourcen Hardwareimpl. o - + Softwareimpl. o Scheduler Dieses Modul speichert den Zeitplan, zu welchem Zeitpunkt im Zyklus welche Nachricht der Klasse Time-Triggered-Traffic versendet werden soll und stößt den Sendevorgang an. HW/SW-Bewertung Ist dieses Modul in Hardware implementiert, kann es den Sendevorgang zu exakten Zeitpunkten anstoßen. Zudem ist eine Hardwareimplementierung, wie in der verwandten Arbeit Steinhammer und Ademaij (2007) beschrieben, nicht komplex. Eine Softwareimplementierung würde dazu führen, dass zum jeweiligen Sendezeitpunkt ein Timer einen Interrupt auslöst und dabei der Sendevorgang in einer ISR angestoßen wird. Dies würde zu einen Jitter führen, der die Echtzeiteigenschaften des Teilnehmers verschlechtert. Tabelle 2.3: Scheduler-Modul - hypothetische Bewertung Echtzeit HW-Ressourcen (Kosten) SW-Ressourcen Hardwareimpl Softwareimpl Framedroppiing Dieses Modul stellt sicher, dass ein bestimmter Grad an Speicher für eintreffende Nachrichten mit hoher Priorität frei bleibt. Dazu muss regelmäßig der Speicherfüllstand abgefragt werden und bei hohem Füllstand alte, niedrig priorisierte Nachrichten gelöscht werden. HW/SW-Bewertung In der verwandten Arbeit Müller (2011) verbraucht dieses Modul die meisten CPU-Ressourcen. Hinzu kommt, dass der CPU-Bedarf bei hoher Netzwerkbelastung steigt, weil es da mehr unbearbeitete Nachrichten gibt. Bei einer Hardwareimplementierung können direkt bei der Ankunft von Nachrichten die Füllstände der Nachrichtenpuffer abgefragt werden und bei hohem Füllstand niedrig priorisierte Nachrichten verworfen werden, ohne das die CPU einen Interrupt für
13 2 Idee der Masterarbeit 10 diese Nachricht erhält. Eine Hardwareumsetzung dieses Moduls würde die größten Vorteile bezüglich der CPU-Ressourcen bringen. Tabelle 2.4: Scheduler-Modul - hypothetische Bewertung Echtzeit HW-Ressourcen (Kosten) SW-Ressourcen Hardwareimpl. o Softwareimpl. o Rate-Constrained Dieses Modul ist für das Versenden von Nachrichten der Klasse Rate-Constrained-Traffic zuständig. Die Implementierung in (Müller, 2011) arbeitet dabei folgendermaßen: Wenn eine RC-Nachricht ansteht, wird diese in eine Liste eingetragen. Wenn die CPU gerade sonst nichts zu tun hat wird geprüft, ob eine RC-Nachricht in der Liste eingetragen ist und diese versendet, falls genug Serialisierungszeit bis zur nächsten TT-Nachricht vorhanden ist. HW/SW-Bewertung Das Suchen nach einem möglichen Sendezeitpunkt kann in Hardware und in Software durch einfache Subtraktionen erfolgen und verbraucht in beiden Fällen wenig Ressourcen (vgl. Steinhammer und Ademaij, 2007). Jedoch muss bei einer Softwareimplementierung, aufgrund des höheren Jitters, ein größeres Zeitfenster eingeplant werden, was dazu führt, dass weniger Bandbreite für andere Nachrichten übrig bleibt. Auf die Echtzeiteigenschaften haben beide Implementierungen keine Auswirkung. Tabelle 2.5 zeigt eine hypothetische Bewertung zu den Auswirkungen der Anforderungskriterien. Tabelle 2.5: Rate-Constrained-Modul - hypothetische Bewertung Echtzeit HW-Ressourcen (Kosten) SW-Ressourcen Hardwareimpl. o Softwareimpl. o Best-Effort Dieses Modul ist für das Versenden von Nachrichten der Klasse Best-Effort-Traffic zuständig. Es ist dem vorangegangenem Modul sehr ähnlich. Best-Effort Nachrichten werden nach den RC-Nachrichten versendet und haben somit niedrigere Priorität. HW/SW-Bewertung
14 2 Idee der Masterarbeit 11 Ähnlich wie beim Rate-Constrained-Modul verbraucht die Implementierung weder in Hardware, noch in Software viel Ressourcen. Hier muss bei der Softwareimplementierung auch mit einer geringeren Restbandbreite gerechnet werden, da aufgrund des höheren Jitters größere Zeitfenster reserviert werden müssen. Auf die Echtzeiteigenschaften haben beide Implementierungen keine Auswirkung. Tabelle 2.6 zeigt eine hypothetische Bewertung zu den Auswirkungen der Anforderungskriterien. Tabelle 2.6: Best-Effort-Modul - hypothetische Bewertung Echtzeit HW-Ressourcen (Kosten) SW-Ressourcen Hardwareimpl. o Softwareimpl. o Zielfunktionen Das Ziel ist es, am Ende eine Funktionen zu konstruieren, die eine Partitionierung anhand der Anforderungskriterien liefern kann. Dafür sind für jedes Modul konkrete Werte für die Auswirkung auf die Anforderungskriterien notwendig. Im vorangegangen Abschnitt wurden diese Werte hypothetisch in Tabellen dargestellt, um einen ersten Eindruck für die Auswirkungen zu vermitteln. Die Partitionierungsfunktion ist in Abbildung 2.2 dargestellt. Abbildung 2.2: Partitionierungsfunktion
15 3 Risiken und Ausblick Risiken Ein großes Risiko ist, dass der Aufwand dieser Arbeit falsch eingeschätzt wird. Um einen vollen Baukasten zu ermöglichen, wie er in Abschnitt 2.1 beschrieben ist, ist es notwendig, jedes Modul in Hardware und in Software zu implementieren und zusätzlich Schnittstellen pro Modul in Hardware und in Software bereitzustellen. Ein weiteres Risiko ist, dass nach der Analysephase nur noch wenige Partitionierungen übrig bleiben, die Sinn ergeben. Es macht z.b. wenig Sinn, dass Timestamping-Modul in Software zu realisieren und andere echtzeitkritische Module in Hardware zu realisieren. In dem Fall hätte eine Hardwareimplementierung der anderen Module nur noch wenige Vorteile. Bei der Realisierung wird darauf geachtet, dass die Sourcen leicht portierbar sind. Es kann jedoch sein, dass einige Module speziell für Xilinx und Altera FPGA s entwickelt werden müssen. Da diese unterschiedliche Bussysteme, Memory-Controller und CPU s verwenden. Ausblick In Projekt 1 wird die Zeitstempeleinheit und die Synchronisation entwickelt. Die Zeitstempeleinheit wurde zwischen das PHY- und MAC-Modul (OSI-Layer 1 und 2) platziert. Eine Messung ergab, dass der Zeitstempel zu Beginn des vierten Bytes der Präambel genommen wird und um nur 1ns jittert. Im weiteren Verlauf werden zunächst die Komponenten entwickelt, die am meisten CPU- Ressourcen verbrauchen und am effektivsten die Echtzeiteigenschaften verbessern. Es wird versucht, bestehende Softwarelösungen in dieses Projekt zu portieren und Schnittstellen zu Hardware und Software je Modul zu bilden. So soll es gelingen, am Ende einen möglichst gefüllten Baukasten, wie er in Abschnitt 2.1 beschrieben ist, zu füllen.
16 Abkürzungsverzeichnis µc Mikrocontroller AFDX Avionics Full Duplex Switched Ethernet ASIC Application-specific integrated circuit BE Best-Effort CM Compression Master CoRE Communication over Real-time Ethernet CPU Central processing unit ES Endsystem ESP Elektronisches Stabilitätsprogramm FPGA Field Programmable Gate Array HW Hardware LIN Local Interconnect Network MOST Media Oriented Systems Transport NAFTA North American Free Trade Agreement PCF Protocol Control Frame RC Rate-Constrained SM Synchronisation Master SW Sowftware TT Time-Triggered TTEthernet Time-Triggered Ethernet VHDL Very High Speed Integrated Circuit Hardware Description Language
17 Literaturverzeichnis [AIM GmbH ] AIM GMBH: Avionics Databus Solutions. URL com/. Zugriffsdatum: [Badstübner 2008] BADSTÜBNER, Jens: Kollaps im Bordnetz: Schluss mit Can, Lin und Flexray. In: KFZ-Betrieb (2008), Nr. 17, S [Bruckmeier 2010] BRUCKMEIER, Robert: Ethernet for Automotive Applications. Vortrag. Juni URL WBNR_FTF10_AUT_F0558.pdf. Zugriffsdatum: [D Ambrosio und Hu 1994] D AMBROSIO, Joseph G. ; HU, Xiaobo: Configuration-level hardware/software partitioning for real-time embedded systems. In: Hardware/Software Codesign, 1994., Proceedings of the Third International Workshop on IEEE (Veranst.), 1994, S [Groß 2012] GROSS, Friedrich: Hardware/Software Co-Design für Real-time Ethernet basierte Steuergeräte - Verwandte Arbeiten. August URL master2012-aw2/gross/bericht.pdf. Anwendungen 2 Ausarbeitung [Gunzinger 2010] GUNZINGER, David: Optimising PROFINET IRT for fast cycle times: A proof of concept. In: Factory Communication Systems (WFCS) 8 (2010) [Institute of Electrical and Electronics Engineers 2002] INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS: IEEE Standard for a Precision Clock Synchronization Protocol for Networked Measurement and Control Systems / IEEE (IEEE Std. 1588). Standard. ISBN [Müller 2011] MÜLLER, Kai: Time-Triggered Ethernet für eingebettete Systeme: Design, Umsetzung und Validierung einer echtzeitfähigen Netzwerkstack-Architektur [PROFIBUS & PROFINET International ] PROFIBUS & PROFINET INTERNATIONAL: Profinet. URL Zugriffsdatum:
18 Literaturverzeichnis 15 [SAE International 2011] SAE INTERNATIONAL: Time-Triggered Ethernet AS6802. In: As- 2d2 Deterministic Ethernet And Unified Networking, November 2011 [Steinbach u. a. 2010] STEINBACH, Till ; KORF, Franz ; SCHMIDT, Thomas C.: Comparing Time-Triggered Ethernet with FlexRay: An Evaluation of Competing Approaches to Realtime for In-Vehicle Networks. In: 8th IEEE Intern. Workshop on Factory Communication Systems. Piscataway, New Jersey : IEEE Press, Mai 2010, S [Steinhammer und Ademaij 2007] STEINHAMMER, Klaus ; ADEMAIJ, Astrid: Hardware Implementation of Time-Triggered Ethernet Controller. In: Submission for the IESS - Network and communication systems (2007). URL documents/intern/2218/iess07_paper_33.pdf. Zugriffsdatum:
HW/SW Codesign für Real-time Ethernet basierte Steuergeräte
HW/SW Codesign für Real-time Ethernet basierte Steuergeräte Masterseminar In der Arbeitsgruppe CoRE Communication over Real-time Ethernet Friedrich Groß Agenda Einführung Grundlagen Idee der Masterarbeit
HW/SW Codesign für Real-time Ethernet basierte Steuergeräte
HW/SW Codesign für Real-time Ethernet basierte Steuergeräte Master Projektvorstudie Für das Fach: Anwendungen 1 In der Arbeitsgruppe CoRE Communication over Real-time Ethernet Friedrich Groß Agenda Motivation
HW/SW Codesign für Real-time Ethernet basierte Steuergeräte
HW/SW Codesign für Real-time Ethernet basierte Steuergeräte Related Work Für das Fach: Anwendungen 2 In der Arbeitsgruppe CoRE Communication over Real-time Ethernet Friedrich Groß Agenda Einführung Rückblick
Evaluation von Backbonesystemen im Automobil Related Work
Evaluation von Backbonesystemen im Related Work HAW Hamburg 21. Juni 2012 Agenda Einführung Time-Triggered Ethernet Rückblick AW1 Fragestellung in AW 2 Verwandte Ethernetbasierte Simulation Worst-Case
Ausarbeitung - Anwendungen 1 WS2011-2012
Hochschule für Angewandte Wissenschaften Hamburg Hamburg University of Applied Sciences Ausarbeitung - Anwendungen 1 WS2011-2012 Friedrich Groß Hardware/Software Co-Design für Real-time Ethernet basierte
Designmigrationsstrategien von FlexRay zu TTEthernet
Designmigrationsstrategien von FlexRay zu TTEthernet Hermand Dieumo Kenfack hermand.dieumo@informatik.haw-hamburg.de Hochschule für Angewandte Wissenschaften Hamburg Masterseminar WS 2010/2011 Agenda Einführung
Evaluation von Backbonesystemen im Automobil
Evaluation von Backbonesystemen im HAW Hamburg 15. Dezember 2011 Agenda Evaluation von intelligenten Einführung Motivation Problematik Ziele Hintergrund Backbonetechnologien Netzwerktopologien 15.12.11
Masterarbeit. Friedrich Groß. Eine skalierbare Hardwarearchitektur zur Echtzeit-Erweiterungen von Standard-Ethernet-Controllern
Masterarbeit Friedrich Groß Eine skalierbare Hardwarearchitektur zur Echtzeit-Erweiterungen von Standard-Ethernet-Controllern Fakultät Technik und Informatik Department Informatik Faculty of Engineering
Ethernet als Bus für Echtzeitanwendungen im Automobil:
Ethernet als Bus für Echtzeitanwendungen im Automobil: Konzepte aus der Automatisierungsbranche Hochschule für Angewandte Wissenschaften Hamburg Anwendungen 1 WS 08/09 16. Dezember 2008 Wie alles began
Simulation von Time-Triggered Ethernet im Automobilkontext mit OMNeT++ : Einführung
Simulation von Time-Triggered Ethernet im Automobilkontext mit OMNeT++ : Einführung Hermand Dieumo Kenfack Hochschule für Angewandte Wissenschaften Hamburg Anwendungen 1 WS 09/10 Betreuer: Prof. Dr. Thomas
Realtime Ethernet aus Sicht der Flugzeug- und Automobilindustrie
Realtime Ethernet aus Sicht der Flugzeug- und Automobilindustrie Christian Strahl AW1 WS 08/09 Inhalt des Vortrags Motivation für Bussysteme in Fahr-/Flugzeugen Konzepte von Bussystemen AFDX Anforderungen
Zeitsynchronisierung in verteilten Systemen
Zeitsynchronisierung in verteilten Systemen Ein Peer2Peer-basierender Ansatz Kai Müller 15. Dezember 2011 Agenda 1 2 3 4 5 2 / 21 Stetig steigender Bedarf an echtzeitfähigen Netzwerken 3 / 21 Stetig steigender
Scheduling for Time-Triggered Network Communication
Scheduling for Time-Triggered Network Communication Jan Kamieth jan.kamieth@informatik.haw-hamburg.de Hochschule für Angewandte Wissenschaften Hamburg 14. Juni 2012 Agenda (1)Rückblick (2)Verwandte Arbeiten
Restbussimulation von Time-Triggered Ethernet
von Time-Triggered Ethernet Anwendungen 1 florian.bartols@informatik.haw-hamburg.de 07. Januar 2011 Überblick Co-Projektgruppe (Communication-Over-Realtime-Ethernet) 4 Masterstudenten 5 Bachelorstudenten
Restbussimulation von Time-Triggered Ethernet
Restbussimulation von Time-Triggered Ethernet Anwendungen 2 : florian.bartols@informatik.haw-hamburg.de 04. Mai 2011 2 / 30 Steigender Bedarf im Automobil Elektronischen Komponenten Bandbreite im Bordnetzwerk
Entwicklung eines intelligenten FlexRay-Sternkopplers Paul Milbredt, AUDI AG, 11.05.2010, TU Darmstadt
Entwicklung eines intelligenten FlexRay-Sternkopplers Paul Milbredt, AUDI AG, 11052010, TU Darmstadt Gliederung Elektronikentwicklung bei Audi Grundlagen Ethernet als Vergleich FlexRay Konzept eines intelligenten
Echtzeitfähige Kommunikation
Echtzeitfähige Kommunikation Zusammenfassung 373 Zusammenfassung Die Eignung eines Kommunikationsmediums für die Anwendung in n ist vor allem durch das Medienzugriffsverfahren bestimmt. Die maximale Wartezeit
Plug-and-Work für verteilte Echtzeitsysteme mit Zeitsynchronisation
Plug-and-Work für verteilte Echtzeitsysteme mit Zeitsynchronisation Sebastian Schriegel Fraunhofer-Anwendungszentrum Industrial Automation IOSB-INA, Lemgo Echtzeit 2014: Industrie 4.0 und Echtzeit 20.
Experimentelle Bewertung der Synchronisationsgenauigkeit von IEEE 802.1AS für variierende Temperaturbedingungen
Experimentelle Bewertung der Synchronisationsgenauigkeit von IEEE 802.1AS für variierende Temperaturbedingungen Andreas Kern (Daimler AG) Helge Zinner (Continental Automotive GmbH) Thilo Streichert (Daimler
Symmetric Multiprocessing mit einer FPGA basierten. Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010
Symmetric Multiprocessing mit einer FPGA basierten MPSoC Plattform Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010 Inhalt Motivation Vorarbeiten Ziele für die Masterarbeit Vorgehensweise
6.5 TTP (Time Triggered Protocol)
6.5 TTP (Time Triggered Protocol) TTP/C ist ein zeitgesteuertes Kommunikationsprotokoll, das speziell für den Einsatz in sicherheitskritischen Anwendungen, wie z.b. im Flugzeugbereich oder für X-by- Wire-Anwendungen
Entwicklung einer FPGA-basierten asymmetrischen MPSoC Architektur
Entwicklung einer FPGA-basierten asymmetrischen Architektur INF-M1 Seminar Vortrag 25. November 2010 Betreuer: Prof. Dr.-Ing. Bernd Schwarz Übersicht 1. Motivation 2. Zielsetzung & Vorarbeiten 3. Arbeitsschwerpunkte
2008 Jiri Spale, Programmierung in eingebetteten Systemen 1
2008 Jiri Spale, Programmierung in eingebetteten Systemen 1 NetX - Einführung 2008 Jiri Spale, Programmierung in eingebetteten Systemen 2 NetX is... a highly integrated network controller with a new system
FAQ 12/2015. PROFINET IO- Kommunikation. https://support.industry.siemens.com/cs/ww/de/view/
FAQ 12/2015 PROFINET IO- Kommunikation https://support.industry.siemens.com/cs/ww/de/view/109479139 Dieser Beitrag stammt aus dem Siemens Industry Online Support. Es gelten die dort genannten Nutzungsbedingungen
IT ins Auto! IP, Ethernet, USB und Co auf dem Weg ins Kraftfahrzeug. Stefanie Gahrig. 2. Juli Proseminar Technische Informationssysteme
IT ins Auto! IP, Ethernet, USB und Co auf dem Weg ins Kraftfahrzeug 2. Juli 2009 Proseminar Technische Informationssysteme IT ins Auto! 1 Gliederung Einleitung Allgemeine Trends Aktuelle Standards Ethernet
Einfaches und sicheres Pairing für Bluetooth Smart
Einfaches und sicheres Pairing für Bluetooth Smart (Präsentiert an der Embedded Computing Conference Winterthur, 5. Juni 2018) Lukas Widmer, Marcel Meli Kontakt: Prof. Dr. Marcel Meli Marcel.Meli@zhaw.ch
Bachelorarbeit. Torben Wille. Simulationsbasierte Analyse von Frame-Preemption für Time Sensitive Network Ethernet
Bachelorarbeit Torben Wille Simulationsbasierte Analyse von Frame-Preemption für Time Sensitive Network Ethernet Fakultät Technik und Informatik Studiendepartment Informatik Faculty of Engineering and
Bachelorarbeit. Hochschule für Angewandte Wissenschaften Hamburg Hamburg University of Applied Sciences. Friedrich Groß
Hochschule für Angewandte Wissenschaften Hamburg Hamburg University of Applied Sciences Bachelorarbeit Friedrich Groß Mikrocontroller basierte Messung von Paketlaufzeiten in Time-Triggered-Ethernet Netzwerken
Sensorsimulation in Hardware in the Loop-Anwendungen
Sensorsimulation in Hardware in the Loop-Anwendungen Kristian Trenkel, Florian Spiteller Echtzeit 2014 20.11.2014 Gliederung I. Einführung II. Problemstellung III. Anforderungen an eine Sensorsimulation
Robuste Software Architekturen für die Car2X Kommunikation
Robuste Software Architekturen für die Car2X Kommunikation Dr.-Ing. Ralf Münzenberger, Gründer und Geschäftsführer Ingo Houben, Business Development Landshut, 24. September 2014 Echtzeit beherrschen Over
Self-aware Memory: Hardware-Prototyp eines Prozessorknotens
Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Robert Schelkle Universität Karlsruhe (TH) Institut für Technische Informatik (ITEC) Lehrstuhl für Rechnerarchitektur 24. März 2009 Robert Schelkle
Andere Industrielle Bussysteme
Andere Industrielle Bussysteme Dr. Leonhard Stiegler Automation www.dhbw-stuttgart.de Industrielle Bussysteme Teil 8 Andere Feldbusse, L. Stiegler Inhalt Profinet Ethernet Powerlink Avionics Full Duplex
Neue Anforderungen in der Bordnetzkommunikation Werkzeuge und Lösungen von NI. Roland Magolei NI Engineering
Neue Anforderungen in der Bordnetzkommunikation Werkzeuge und Lösungen von NI Roland Magolei NI Engineering Agenda Automotive Anforderungen Heute LIN, CAN, FlexRay, MOST Lösungen von NI und Partnern Automotive
Device Management Schnittstellen. Referat von Peter Voser Embedded Development GmbH
Device Management Schnittstellen Referat von Peter Voser Embedded Development GmbH Device Management ist Gerätesteuerung Parametrisierung Zugang zu internen Messgrössen und Zuständen Software Upgrade www.embedded-development.ch
Echtzeitfähigkeit durch OPC UA und TSN
Echtzeitfähigkeit durch OPC UA und TSN Heinrich Munz, KUKA AG Lead Architect Industry 4.0 Stellvertretender Sprecher Industrie 4.0 Plattform AG1 (Referenzarchitektur & Standards) Page: 1 Was ist TSN (Time
Reaktionen bei Stress am IT-Arbeitsplatz
s Masterseminar WS12/13 Benjamin Lindemann benjamin.lindemann@haw-hamburg.de Fakultät Technik und Informatik Department Informatik Hochschule für angewandte schaften Hamburg 12. Dezember 2012 s 1 2 s 3
Car on a Chip: Neue Steuergeräte-Architekturen mit Systems-on-Chip im Automobilbereich.
CoaCh Car on a Chip: Neue Steuergeräte-Architekturen mit Systems-on-Chip im Automobilbereich Olaf Spinczyk Horst Schirmeier Jochen Streicher Michael Engel Lehrstuhl XII AG Eingebettete Systemsoftware http://ess.cs.uni-dortmund.de/de/teaching/pgs/coach/
AW1 - Vortrag. Andre Jestel. Automatisierte Hardware- Software Partitionierung. Betreuer: Prof. Dr.-Ing. Bernd Schwarz
AW1 - Vortrag Automatisierte Hardware- Software Partitionierung Andre Jestel Betreuer: Prof. Dr.-Ing. Bernd Schwarz Inhaltsverzeichnis 1. Einleitung 2. Hardware-Software Vergleichsbeispiel i. Softwarerealisierung
Automatisierte Rekonfiguration von Schnittstellen in eingebetteten Systemen
Technische Universität Chemnitz Schwerpunktprogramm Rekonfigurierbare Rechensysteme Automatisierte Rekonfiguration von Schnittstellen in eingebetteten Systemen Professur Technische Informatik 12. Juni
Seminarwochenende Oktober 2007 AutoLab
CAN Sebastian Kosch sebastian.kosch@googlemail.com PG Seminarwochenende 21. 23. Oktober 2007 1 Überblick Der CAN Bus Das CAN Protokoll CAN Hardware CAN Software Zusammenfassung Fragen Sebastian Kosch
RTnet Open Source Realtime Ethernet
RTnet Open Source Realtime Ethernet Dipl.-Ing. Robert Schwebel Pengutronix - Linux Solutions for Science and Industry RTnetOpen Source Realtime Ethernet p. 1 Übersicht Industrial
Vortrag zum Hauptseminar Hardware/Software Co-Design
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Hauptseminar Hardware/Software Co-Design Robert Mißbach Dresden, 02.07.2008
SEIS Statusseminar 20. September 2011, München
SEIS Statusseminar 20. September 2011, München Ethernet AVB als Backbonenetzwerk auf Basis eines QoS Gateways - Application and Realization of Gateways between conventional Automotive and IP Ethernet based
SOC - System on a Chip
SOC - System on a Chip Was ist das und wofür sind sie gut? HS Düsseldorf Technische Informatik Prof. Dr.-Ing. Ulrich Schaarschmidt Maximilian Roitzheim Matrikelnummer: 639071 Wintersemester 17/18 Inhaltsverzeichnis
Zurich Open Repository and Archive. Anatomie von Kommunikationsrollen. Methoden zur Identifizierung von Akteursrollen in gerichteten Netzwerken
University of Zurich Zurich Open Repository and Archive Winterthurerstr. 190 CH-8057 Zurich http://www.zora.uzh.ch Year: 2008 Anatomie von Kommunikationsrollen. Methoden zur Identifizierung von Akteursrollen
FCoE (Fibre Channel over Ethernet) Eine Lösung für konvergente Datencenter
FCoE (Fibre Channel over Ethernet) Eine Lösung für konvergente Datencenter Stand Heute (Getrennte LAN und SAN Infrastrukturen) SAN und LAN Infrastrukturen sind getrennt aufgebaut. Jeder Server hat NIC
Digital Design 5 Rechnergestützte Schaltungsentwicklung
5 Rechnergestützte Schaltungsentwicklung 5.1 Technologische Trends Richard Roth / FB Informatik und Mathematik Rechnergestützte Schaltungsentwicklung 1 Richard Roth / FB Informatik und Mathematik Rechnergestützte
FPGA - aktuelle Bausteine und ihre Anwendungen von Altera
FPGA - aktuelle Bausteine und ihre Anwendungen von Altera T E C H N I S C H E I N F O R M A T I K P R Ä S E N T A T I O N 1 8. 0 1. 2 0 1 8 B E R N H A R D S A N G M A T R I K E L N U M M E R : 6 4 0 3
High Performance Embedded Processors
High Performance Embedded Processors Matthias Schwarz Hardware-Software-Co-Design Universität Erlangen-Nürnberg martin.rustler@e-technik.stud.uni-erlangen.de matthias.schwarz@e-technik.stud.uni-erlangen.de
Einleitung Definitionen FlexRay TTA Vergleich Fazit Literatur. Verteilte Echtzeit
Hauptseminar: Automotive Software Engineering Betreuer: Christian Kühnel Technische Universität München Fakultät für Informatik 20. Januar 2004 Gliederung Einleitende Bemerkungen Definitionen FlexRay Einige
One way Delay (OWD) Determination Techniques
Lehrstuhl Netzarchitekturen und Netzdienste Institut für Informatik Technische Universität München One way Delay (OWD) Determination Techniques Referent: Mislav Boras Betreuer: Dirk Haage Seminar: Innovative
FlexRay und AUTOSAR. Stephan Reichelt, Dr. Karsten Schmidt, Frank Gesele, Nils Seidler, Prof. Dr. Wolfram Hardt
FlexRay und AUTOSAR Stephan Reichelt, Dr. Karsten Schmidt, Frank Gesele, Nils Seidler, Prof. Dr. Wolfram Hardt 1 FlexRay und AUTOSAR Inhalt Herausforderungen Systemkomplexität Vernetzungskomplexität Fazit
HW/SW CODESIGN. Echtzeitverhalten. Mehmet Ozgan 0526530. 17. November 2015
HW/SW CODESIGN Echtzeitverhalten 17. November 2015 Mehmet Ozgan 0526530 ÜBERBLICK 1. Echtzeitsysteme 2. Hardware im Zeitbereich 3. Software im Zeitbereich 2 ECHTZEITSYSTEME REAL-TIME SYSTEM Ein Echtzeitsystem
PROFINET Grundlagen. Power-Workshop PROFINET Modul 1
PROFINET Grundlagen Power-Workshop PROFINET Modul 1 siemens.com/profinet Von PROFIBUS zu PROFINET Topologievergleich im Linenaufbau Ω Abschluss Linie Linie ET 200 Ω ET 200 Gleiche Topologie gleiche Komponenten
Bluetooth Low Energy gleichzeitige Verbindungen zu mehreren Knoten
Bluetooth Low Energy gleichzeitige Verbindungen zu mehreren Knoten Andreas Müller, Mirco Gysin, Andreas Rüst Zürcher Hochschule für Angewandte Wissenschaften Institut für Embedded Systems Winterthur Kontakt:
Grundlagen des Software Engineering für Automotive Systems. Hauptseminar im WS 2012 / 2013
Grundlagen des Software Engineering für Automotive Systems Hauptseminar im WS 2012 / 2013 Automotive Software Engineering Heutzutage werden Innovationen im Automobil überwiegend in Software realisiert.
Wireless Speed! High-Speed Automation meets Wireless Communication. The result is. Auto-Comm? Comm-Speed? Speed-less? Less Speed?
High-Speed Automation meets Wireless Communication The result is Auto-Comm? Comm-Speed? Speed-less? Less Speed? Wireless Speed! Prof. Dr. Christian Siemers (TU Clausthal) Dr.-Ing. Marco Zander (ZANDER
Ausarbeitung - Anwendungen 2 - SS 12
Hochschule für Angewandte Wissenschaften Hamburg Hamburg University of Applied Sciences Ausarbeitung - Anwendungen 2 - SS 12 Fabian Kempf Evaluation von intelligenten Backbonesystemen im Automobil Fakultät
Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. Diplomverteidigung
Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Diplomverteidigung Entwurf und Implementierung eines zuverlässigen verbindungsorientierten Transportprotokolls für die
Konzepte zur Reduzierung der Übertragungslatenz im AVB v2 Standard. Jan Jasper Salathé
Konzepte zur Reduzierung der Übertragungslatenz im AVB v2 Standard Jan Jasper Salathé 27.06.2013 Audio-/Video-Bridging Time Sensitive Networking 15.01.2013 2/26 Gliederung AVB v1-standards AVB v1 in Automobil/Automatisierung
Schnittstellen und Interaktionen zwischen fahrer- und fahrzeugbezogenen Diensten
Schnittstellen und Interaktionen zwischen fahrer- und fahrzeugbezogenen Diensten Grundseminar Präsentation von Timo Häckel Projekt: CoRE Betreuer: Prof. Dr. Franz Korf Gliederung 1. Einleitung 2. Dienste
Sicherheit von SafetyLON und LON-over-IP
Fakultät Informatik, Institut für Angewandte Informatik, Lehrstuhl für Technische Informationssysteme Sicherheit von SafetyLON und LON-over-IP Sebastian Nelk (sebastian@nelk.de) Technische Universität
Secure Real-time Communication
Dimitrios Savvidis, M.Sc. Tagung Echtzeit 2018 Echtzeit und Sicherheit Boppard am Rhein Inhalt Einleitung Sicherheit Realisierung Real-time FPGA Coder Echtzeit-Ethernet Schlüssel-Infrastruktur Fazit 2
HW vs. SW ein erster Vergleich
HW vs. SW ein erster Vergleich 182.700 - HW/SW-Codesign Daniel Haslauer Vortrag 18.10.2016 Florian Wagner Mitschrift 1 Definition - Was ist Hard- und Software? Eine wirklich reine Hardware- und eine reine
Der Backoff-Algorithmus
Der Backoff-Algorithmus Ausarbeitung im Rahmen der Vorlesung Lokale und Weitverkehrsnetze II (Prof. Koops) SS 2001 3570316 Lars Möhlmann 3570317 Jens Olejak 3570326 Till Tarara Fachhochschule Oldenburg/Ostfriesland/Wilhelmshaven
GigE Vision: Der Standard
GigE Vision: Der Standard Rupert Stelz Entwicklung STEMMER IMAGING GmbH Technologie-Tag GigE Vision und GenICam München, 14. September 2006 M E M B E R O F T H E S T E M M E R I M A G I N G G R O U P Gigabit
Abbildungsverzeichnis. Tabellenverzeichnis. 1. Einleitung Die Zielsetzung dieser Arbeit Aufbau der Arbeit 3. 2.
Abbildungsverzeichnis Tabellenverzeichnis Danksagung ix xiii xvii 1. Einleitung 1 1.1. Die Zielsetzung dieser Arbeit 2 1.2. Aufbau der Arbeit 3 2. Grundlagen 5 2.1. Netzwerktechnische Grundlagen 5 2.1.1.
Vortrag zur Diplomarbeit
Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zur Diplomarbeit Entwurf und Implementierung eines zuverlässigen verbindungsorientierten Transportprotokolls für
Complex Event Processing
[10] Armin Steudte HAW Hamburg Masterstudiengang Informatik - WS 2011/2012 Agenda Motivation Grundlagen Event Processing Networks Ausblick Quellen 2 Agenda Motivation Grundlagen Event Processing Networks
Entwurf und Implementierung eines statischen Backbones für die Kommunikation mit dynamischen Nutzerpartitionen auf einem Multi-FPGA-Board
Zwischenvortag zur Studienarbeit Entwurf und Implementierung eines statischen Backbones für die Kommunikation mit dynamischen Nutzerpartitionen auf einem Multi-FPGA-Board Albert Schulz Dresden, 1 Gliederung
Anwendungen 1: Informationssicherheit in Fahrzeugnetzen. Philipp Meyer. Hamburg University of Applied Sciences
: Informationssicherheit in Fahrzeugnetzen philipp.meyer@haw-hamburg.de NET Agenda 1 2 3 4 5 2 / 24 Communication over Realtime Ethernet 15+ Studenten Themenschwerpunkt: Echtzeit Ethernetprotokolle für
Aktuelle RTOS-Entwicklungen aus der Forschung
Aktuelle RTOS-Entwicklungen aus der Forschung Lennart Downar Seminar Fehlertoleranz und Echtzeit 16. Februar 2016 Aktuelle RTOS-Entwicklungen aus der Forschung Lennart Downar 1/28 Übersicht 1 Einführung
Kurzanleitung um Transponder mit einem scemtec TT Reader und der Software UniDemo zu lesen
Kurzanleitung um Transponder mit einem scemtec TT Reader und der Software UniDemo zu lesen QuickStart Guide to read a transponder with a scemtec TT reader and software UniDemo Voraussetzung: - PC mit der
Implementierung eines universellen IPv6 Protokollstapels
Fakultät Informatik, Inst. für Technische Informatik, Prof. für VLSI-Entwurfssysteme, Diagnostik und Architektur Implementierung eines universellen IPv6 Protokollstapels Kolloquium zum Masterpraktikum
Ethernet in Fahrzeugen: Das Bussystem für moderne Automobile
Seminar Sommersemester 2010: Automobile Systeme in der Automatisierung Prof. Dr. Dieter Zöbel, Universität Koblenz-Landau, FB Informatik Ethernet in Fahrzeugen: Das Bussystem für moderne Automobile Jan
Echtzeit-Messdatenerfassung. über WLAN. Stephan Habegger Senior Design Engineer. Neratec AG
Echtzeit-Messdatenerfassung über WLAN Stephan Habegger Senior Design Engineer Neratec AG AGENDA 1. Was macht Neratec? 2. WLAN basiertes Sensor Netzwerk 3. Problematik der Echtzeit bei WLAN 4. Latenz und
Anlage zur Akkreditierungsurkunde D-PL nach DIN EN ISO/IEC 17025:2005
Deutsche Akkreditierungsstelle GmbH nach DIN EN ISO/IEC 17025:2005 Gültigkeitsdauer: 20.04.2018 bis 19.04.2023 Ausstellungsdatum: 20.04.2018 Urkundeninhaber: TÜV SÜD Product Service GmbH Barthstraße 12,
Zeitgesteuerte Kommunikationssysteme für Hard-Real-Time Anwendungen. Jörn Sellentin
Zeitgesteuerte Kommunikationssysteme für Hard-Real-Time Anwendungen Jörn Sellentin Agenda Anforderungen an die Kommunikation in Fahrzeugen Verlässliche Kommunikation (Dependability) Fehlertoleranz (Fault
Military Air Systems
Trennung von Applikationen unterschiedlicher Kritikalität in der Luftfahrt durch Software en am Beispiel des Real-time Operating Systems PikeOS Dr. Bert Feldmann DGLR Workshop Garching, 09.10.2007 Seite
Designmigrationsstrategien von FlexRay nach Time-Triggered Ethernet
Designmigrationsstrategien von FlexRay nach Time-Triggered Ethernet Hermand Dieumo Kenfack Department Informatik Hochschule für Angewandte Wissenschaften Hamburg 26. April 2012 H. Dieumo (Inf. HAW Hamburg)
Fehlertoleranz in eingebetteten Systemen
Fehlertoleranz in eingebetteten Systemen Ausgewählte Kapitel eingebetteter Systeme (AKES) 19.07.2006 1 / 36 Was ist ein Fehler? Fehlerklassen Überblick Einführung Was ist ein Fehler? Fehlerklassen 2 /
Projektseminar Mobilkommunikation Projektseminar MIKS
Projektseminar Mobilkommunikation Projektseminar MIKS Sommersemester 2013 Umfang Ablauf Themenvorstellung - 1 - Umfang Für Bachelor Informatik: 6. Semester Wahlpflichtmodul Mobilkommunikation 4 SWS, 5
Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm
Hybride Apps DPR und Android auf dem Xilinx ZYNQ Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Konvergenz der Rechenplattformen Processing System Memory Interfaces 7 Series Programmable
Design eines Vorgehensmodells zur Entwicklung komplexer Dashboards
Design eines Vorgehensmodells zur Entwicklung komplexer Dashboards Bachelorarbeit zur Erlangung des akademischen Grades Bachelor of Science (B. Sc.) im Studiengang Wirtschaftswissenschaft der Wirtschaftswissenschaftlichen
Modell-basierte Entwicklung mit der Timing Definition Language (TDL)
Modell-basierte Entwicklung mit der Timing Definition Language (TDL) Prof. Dr. Wolfgang Pree Univ. Salzburg Inhalt Motivation für einen Paradigmenwechsel bisher: zuerst Plattform, dann Software => Software
Protokollierung von CAN-Nachrichten mithilfe eines integrierten Data Warehouse
Martin Beckmann Protokollierung von CAN-Nachrichten mithilfe eines integrierten Data Warehouse Dokumententyp Published version This version is available at https://doi.org/10.14279/depositonce-6968 Martin
Zuverlässige Kommunikation mittels. Time-Triggered Protokolle
Zuverlässige Kommunikation mittels des Time-Triggered Protokolls Im Rahmen des Seminars Analyse, Entwurf und Implementierung zuverlässiger Software André Francisco Andre.Francisco@MLaP.de Seite 1 Anwendungsbeispiel:
Kosten der Abschirmung von Code und Daten
Kosten der Abschirmung von Code und Daten Alexander Züpke, Kai Beckmann, Andreas Zoor, Reinhold Kröger vorname.nachname@hs-rm.de Motivation Internet der Dinge STM32F4 Mikrocontroller 2 Motivation Internet
Webservices für eingebettete Systeme
Fakultät Informatik Institut für Angewandte Informatik, Professur Technische Informationssysteme Webservices für eingebettete Systeme Dresden, 29.06.2006 Gliederung Einführung Automobilindustrie Webservice
Modell-Programmierte Roboter Regelung. Univ.-Prof. Dr. Michael Hofbaur Institut für Automatisierungs- und Regelungstechnik, UMIT, Hall i.
Modell-Programmierte Roboter Regelung Univ.-Prof. Dr. Michael Hofbaur Institut für Automatisierungs- und Regelungstechnik, UMIT, Hall i. Tirol Motivation: Automatisierung komplexer Systeme komplexe technische
Projektarbeiten WiSe 13/14
Projektarbeiten WiSe 13/14 Fynn Schwiegelshohn, Muhammed Al Kadi, Max Ferger Prof. Dr.-Ing. Michael Hübner, Lehrstuhl für Eingebettete Systeme der Informationstechnik (ESIT) Fakultät für Elektrotechnik
OSEK COM und CAN. Hauptseminar SS 06 Markus Walter
OSEK COM und CAN Hauptseminar SS 06 Markus Walter Überblick 1. CAN Eigenschaften Arbitrierung Format Datentelegramm und Fehlertelegramm 2. OSEK COM Einzelnen Schichten Nachrichtenempfang Nachrichtenversand
UROP - Undergraduate αresearch Opportunities Programme ALPHA. Adaptive and Lightweight Protocol for Hop-by-Hop Authentication
UROP - Undergraduate αresearch Opportunities Programme ALPHA Adaptive and Lightweight Protocol for Hop-by-Hop Authentication Florian Weingarten Johannes Gilger Lehrstuhl für Informatik IV LuFG Verteilte
Hardware vs. Software - ein erster Vergleich
Hardware vs. Software - ein erster Vergleich Hardware Universelle Definition? Die Hardware umfasst alle Bestandteile einer Maschine, insbesondere einer Computeranlage... - http://definition-online.de/hardware/
Motivation. Eingebettetes System: Aufgabe:
Motivation n Aufgabe: n Eingebettetes System: Computersystem, das in einen technischen Kontext eingebettet ist - also ein Computer, der ein technisches System steuert oder regelt. Das sind z.b. das Antiblockiersystem,