3.Vorlesung Systemsoftware (SYS) Hochschule Mannheim

Transkript

1 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS0809 1/42 3.Vorlesung Systemsoftware (SYS) Hochschule Mannheim Christian Baun Forschungszentrum Karlsruhe Institut für Wissenschaftliches Rechnen

2 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS0809 2/42 Wiederholung vom letzten Mal Singletasking und Multitasking Einzelbenutzerbetrieb und Mehrbenutzerbetrieb Ein-Prozessor- und Mehr-Prozessor-Betriebssysteme Betriebssystemarchitekturen Monolithisch Mikrokernel Hybridkernel Logische Strukturierung von Betriebssystem mit Schalen Betriebssystem-Schnittstellen

3 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS0809 3/42 Heute Von-Neumann-Architektur und Von-Neumann-Zyklus Hauptprozessor (CPU) Busse Speicher (Register, Cache, Hauptspeicher, Festplatten) Speicherpyramide Arbeitsweise der Speicherhierarchie Cache-Schreibstrategien (Write-Back und Write-Through) Lokalitätsausnutzung (zeitliche und räumliche Lokalität) Cache-Anfragen (Cache-Hit und Cache-Miss) Cache-Datenverwaltung (Ersetzungsstrategien) Logischer Aufbau von Festplatten (Spuren, Sektoren, Zylinder, Cluster)

4 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS0809 4/42 Von-Neumann-Architektur (1) Idee und Aufbau des klassischen Universalrechners, der nicht an ein festes Programm gebunden ist und über Ein-/Ausgabegeräte verfügt, entwickelte John von Neumann Nach ihm ist die so genannte Von-Neumann-Architektur, bzw. der Von-Neumann-Rechner, benannt. In einem Von-Neumann-Rechner werden Daten und Programme binär codiert und liegen im gleichen Speicher. Wesentliche Ideen der Von-Neumann-Architektur wurden bereits 1936 von Konrad Zuse ausgearbeitet und 1937 in der Zuse Z1 realisiert. Von Neumanns Verdienste sind: Er hat sich als erster wissenschaftlich, mathematisch mit der Konstruktion von Rechenmaschinen beschäftigt. Die Urheberschaft am seriellen (sequentiellen) Prinzip. Man spricht auch vom sogenannten Von-Neumann-Zyklus.

5 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS0809 5/42 Der Hauptprozessor Die CPU Der Hauptprozessor, die Central Processing Unit (CPU), ist das Herzstück eines jeden modernen Computersystems. Die meisten Komponenten eines Computers sind passiv und werden durch die CPU gesteuert. Programme sind Folgen von Maschineninstruktionen, die in aufeinanderfolgenden Speicheradressen abgelegt sind. Bei der Programmausführung setzt die CPU die Maschineninstruktionen Schritt für Schritt um. Eine CPU besteht aus mindestens 3 Komponenten: Rechenwerk Steuerwerk Registersatz

6 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS0809 6/42 Komponenten der CPU Rechenwerk bzw. Arithmetic Logic Unit (ALU) Schaltwerk zur Manipulation von Daten und Adressen. Führt alle logischen und mathematischen Operationen aus. Steuerwerk bzw. Leitwerk bzw. Befehlswerk (Control Unit) Schaltwerk, dass für die Interpretation von Befehlen, Koordination der anderen CPU-Komponenten, Steuerung der Ein-/Ausgabe-Einheiten und den Steuerbus zuständig ist. Enthält das Befehlsregister, das alle Befehle enthält, die die CPU ausführen kann. Registersatz (Daten- und Spezialregister). Speicherzellen (Register), für die kurzfristige Speicherung von Operanden und Adressen. Register arbeiten mir der selben Geschwindigkeit, wie der Rest der CPU.

7 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS0809 7/42 Von-Neumann-Zyklus Die sequentielle Arbeitsweise der Von-Neumann-Rechner behinhaltet folgende Phasen: FETCH: Der abzuarbeitende Befehl wird aus dem Speicher in das Befehls-Register der CPU geladen. DECODE: Der Befehl wird durch das Steuerwerk in Schaltinstruktionen für das Rechenwerk aufgelöst. FETCH OPERANDS: Aus dem Speicher werden die Parameter (Operanden) für den Befehl geholt. EXECUTE: Die Operation wird vom Rechenwerk ausgeführt. UPDATE INSTRUCTION POINTER: Der Befehlszähler wird erhöht. Der Zyklus kann von vorne beginnen und der nächste Befehl ausgeführt werden. Jede dieser Phasen kann mehrere Takte in Anspruch nehmen.

8 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS0809 8/42 Von-Neumann-Architektur (2) Prozessor und Speicher kommunizieren über einen Bus direkt. Befehle und Daten müssen über diesen Bus transportiert werden. Auch heute folgen die meisten gängigen Mikroprozessoren und Rechnersysteme teilweise dem Von-Neumann-Prinzip.

9 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS0809 9/42 Die Busleitungen (1) Die Komponenten eines modernen Rechnersystems sind durch drei digitale Busse verbunden: Steuerbus, Adressbus und Datenbus.

10 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Die Busleitungen Datenbus Über den Datenbus werden Daten zwischen Prozessor, Arbeitsspeicher und Peripherie übertragen. Die Anzahl der Datenbusleitungen legt fest, wie viele Bytes pro Takt übertragen werden können. Die Datenfreigabe, also die Berechtigung zum Senden von Daten, erfolgt durch den Prozessor jeweils nur für eine Komponente. Moderne Prozessoren verfügen über eine Datenbusbreite von 64 Bit. Das bedeutet, dass der Prozessor 64 Datenbits gleichzeitig an und vom Arbeitsspeicher weg übertragen kann. Der Datenbus ist bidirektional.

11 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Die Busleitungen Adressbus Der Adressbus ist nur für die Übertragung von Speicheradressen zuständig. Es werden nicht nur die einzelnen Speicherzellen über den Adressbus angesprochen (adressiert), sondern auch Peripherie-Geräte. Die Breite des Adressbusses (Anzahl der digitalen Signalleitungen) legt die maximale Anzahl der adressierbaren Speicherzellen fest. Hat der Adressbus eine Busbreite von 32 Bit bedeutet das, das 2 32 Speicherzellen, also ca. 4 Gigabyte Arbeitsspeicher adressierbar sind. Formel zur Ermittlung der maximal nutzbaren Speichergröße, die ein Prozessor ansprechen kann (in Byte): Maximal adressierbare Speicherplätze = 2 Anzahl der Signalleitungen Der Adressbus ist unidirektional.

12 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Adressbus- und Datenbusbreite einiger Prozessoren Prozessor Adressbus max. adressierbar Datenbus Bit 2 20 = 1 MB 8 Bit 8086 (XT) 20 Bit 2 20 = 1 MB 16 Bit (AT) 24 Bit 2 24 = 16 MB 16 Bit SX 32 Bit 2 32 = 4 GB 16 Bit DX 32 Bit 2 32 = 4 GB 32 Bit Bit 2 32 = 4 GB 32 Bit Pentium und Pentium MMX 32 Bit 2 32 = 4 GB 64 Bit Pentium Pro 36 Bit 2 36 = 64 GB 64 Bit Pentium II, III und IV 32 Bit 2 32 = 4 GB 64 Bit Bei einem Adressbus mit 64 Bit können 16 Etabyte adressiert werden. Beim Pentium Pro können durch Physical Address Extension (PAE) mehr als 4 Gigabyte Arbeitsspeicher adressiert werden. PAE ist eine Etweiterung in der Paging-Einheit. Der in einem Prozess nutzbare Arbeitsspeicher ist jedoch weiterhin auf 4 Gigabyte begrenzt.

13 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Die Busleitungen Steuerbus Der Steuerbus koordiniert Lese- und Schreibanweisungen zwischen den Komponenten des Computersystems. Eine über den Adressbus angesprochene Komponente, wird über den Steuerbus angewiesen, was sie zu tun hat. Der Steuerbus beinhaltet auch die Interrupt-Leitungen. Über diese können Peripherie-Geräte dem Prozessor eine Unterbrechungsanforderung signalisieren. Der Steuerbus ist bidirektional.

14 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Die Busleitungen (2) Einige ausgewählte Bussysteme: Parallele, Rechner-interne Busse: PATA (IDE), PCI, ISA, EISA, SCSI, VESA Local Bus... Serielle, Rechner-interne Busse: SATA, PCI-Express... Parallele, Rechner-externe Busse: PCMCIA, SCSI... Serielle, Rechner-externe Busse: Ethernet, FireWire, USB, esata... Geräte werden wegen der vielen unterschiedlichen technologischen Realisierungen der Geräte nicht direkt mit dem Prozessor verbunden. Eingabe-/Ausgabecontroller treten als Vermittler zwischen den Geräten und dem Prozessor auf.

15 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Busse in modernen Rechersystemen Die verbindende Element ist die PCI-Bridge, die auch einfach als Chipsatz bezeichnet wird. Sie besteht aus zwei Komponenten: Die Northbridge liegt dicht an der CPU, um Daten schnell übertragen zu können. Sie ist für Speicherzugriffe und die Grafikkarte zuständig. Die Southbridge ist für langsamere Verbindungen wie PCI, ISA, SATA, USB, Firewire, usw. zuständig. Cache Prozessor (CPU) PCI-Bridge (Chipsatz) Northbridge Southbridge Hauptspeicher USB Universal Serial Bus Grafikkarte Netzwerkkarte ISA-Bridge Monitor... IDE-Geräte Festplatten, CD/DVD,...

16 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Der Speicher (1) Der Speicher nimmt Daten und die auszuführenden Programme auf. Der Speicher bildet durch Busse verbunden eine Hierarchie. = Speicherpyramide Der Grund für die Speicher-Hierarchie liegt im Preis/Leistungsverhältnis. = Je schneller ein Speicher ist, desto teurer und knapper ist er Speicher wird unterschieden in: Primärspeicher: Darauf kann der Hauptprozessor direkt zugreifen. Sekundärspeicher: Hierbei handelt es sich um Hintergrundspeicher, der über einen Controller angesprochen wird. Tertiärspeicher: Dieser Speicher ist nicht dauerhaft verfügbar, oder nur über ein Laufwerk mit dem Computer verbunden. Hauptaufgabe des Tertiärspeicher ist Archivierung.

17 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Die Speicherpyramide

18 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Der Speicher (2) Primärspeicher und Sekundärspeicher werden auch als Onlinespeicher bezeichnet, da sie eine feste Verbindung zum Computer und dadurch geringe Zugriffszeiten auf die Daten haben. Tertiärspeicher wird unterschieden in: Nearlinespeicher: Werden automatisch und ohne menschliches Zutun dem System bereitgestellt (z.b. Band-Library). Offlinespeicher: Medien werden in Schränken oder Lagerräumen aufbewahrt und müssen von Hand in das System integriert werden. Streng genommen sind Wechselfestplatten (Sekundärspeicher) auch Offlinespeicher.

19 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Arbeitsweise der Speicherhierarchie (1) Beim ersten Zugriff auf ein Datenelement, wird eine Kopie erzeugt, die entlang der Speicherhierarchie nach oben wandert. Schicht 1 Kopie Schicht n-2 Kopie Schicht n-1 Kopie Schicht n Original

20 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Arbeitsweise der Speicherhierarchie (2) Wird das Datenelement verändert, werden die Änderungen nach unten durchgereicht (zurückgeschrieben). Wenn Änderungen in einem zurückgeschrieben werden, müssen die Kopien des Datenblocks auf allen Ebenen auf den aktuellen Stand gebracht werden, um Inkonsistenzen zwischen den Ebenen zu vermeiden. Änderungen können nicht direkt auf die unterste Ebene (zum Original) durchgereicht werden! Schicht 1 Kopie Schicht n-2 Kopie Schicht n-1 Kopie Schicht n Original

21 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Cache-Schreibstrategien (1) Für Schreibzugriffe auf den Cache gibt es zwei Möglichkeiten: Write-Back: Schreibzugriffe werden nicht direkt an die tieferen Speicherebene weitergegeben. Dadurch kommt es zu Inkonsistenzen zwischen den Daten im Cache und auf dem zu cachenden Speicher. Die Daten werden erst zurückgeschrieben, wenn der betreffende Datenblock aus dem Cache verdrängt wird. = Zurückschreiben Vorteil: Höhere System-Geschwindigkeit. Nachteil: Daten können beim Systemausfall verloren gehen. Write-Through: Schreibzugriffe werden sofort an die tieferen Speicherebene weitergegeben. = Durchschreiben Vorteil: Datenkonsistenz ist gesichert. Nachteil: Geringere System-Geschwindigkeit.

22 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Register, Cache und Hauptspeicher (1) Die Register in der CPU enthalten die Daten, auf die die CPU sofort zugreifen kann und sind genauso schnell getaktet wie die CPU selbst. Die Kapazität der Register ist in der Regel 1 Kbyte. Die Entscheidung, was in den Registern gespeichert wird, fällen die laufenden Programme. Der Cache (Pufferspeicher) enthält Kopien von Teilen des Arbeitsspeichers um den Zugriff aud diese Daten zu beschleunigen. Der Cache ist oft in 2 oder 3 Ebenen verteilt. Die erste Ebene, der First Level Cache, ist der CPU am nächsten plaziert. Er ist in die CPU-Architektur integriert. Die zweite Ebene, der Second Level Cache, ist langsamer und größer und befindet sich außerhalb der CPU (auf dem Mainboard). Die Entwicklung geht dahin, dass immer häufiger der Second Level Cache in die CPU-Architektur integriert wird, was zur Umbenennung des externen Cache in Third Level Cache führte.

23 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Register, Cache und Hauptspeicher (2) Typische Kapazitäten der Cache-Ebenen: First Level Cache: 4 Kbyte bis 256 Kbyte. Second Level Cache: 256 Kbyte bis 4 Mbyte. Third Level Cache: 1 Mbyte bis 16 Mbyte. Der Hauptspeicher, auch Arbeitsspeicher oder RAM (Random Access Memory) hat aktuell Größen von wenigen hundert Mbyte bis mehreren GByte. Alle Anfragen der CPU, die nicht vom Cache beantwortet werden können, werden an den Hauptspeicher weitergeleitet.

24 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Lokalitätsausnutzung Cache ist schneller, teurer und knapper Speicher, der nie alle Daten gleichzeitig vorrätig gespeichert haben kann. Die Entscheidung, welche Daten im Cache gehalten werden, ist von den Lokalitätseigenschaften der Zugriffe abhängig: Zeitliche Lokalität: Bei Schleifen z.b. ist es wahrscheinlich, dass sich Zugriffe auf Daten mehrmals wiederholen. Diese Daten sollten also bevorzugt im Cache gehalten werden. Ältere Daten müssen aus Platzgründen aus dem Cache verdrängt werden. = Verdrängung Räumliche Lokalität: Die Wahrscheinlichkeit, dass Daten in benachbarten Adressbereichen zusammengehören ist hoch. Wegen der räumlichen Lokalität speichert man bei Caches nicht einzelne Bytes sondern die Daten ganzer Adressbereiche. = Cache-Block (starker Einfluß auf die Systemleistung!)

25 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Cache-Hit und Cache-Miss Bei einer Daten-Anfrage an den Cache sind zwei Ergebnisse möglich: Cache-Hit: Die am Cache angefragten Daten sind vorhanden (Treffer). Cache-Miss: Die am Cache angefragten Daten sind nicht vorhanden (verfehlt). Um die Effizienz eines Caches zu bewerten existieren zwei Kennzahlen: Hitrate: Anzahl der Anfragen an den Cache mit Ergebnis Cache-Hit, geteilt durch die Gesamtanzahl der Anfragen. Das Ergebnis liegt zwischen Null und Eins. Je höher der Wert, desto höher ist die Effizienz des Caches. Missrate: Anzahl der Anfragen an den Cache mit Ergebnis Cache-Miss, geteilt durch die Gesamtanzahl der Anfragen. Missrate = 1 Hitrate.

26 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Grundlagen zum Speicher und Speicherverwaltung Bislang haben wir bzgl. Speicher geklärt: Der Speicher nimmt Daten und die auszuführenden Programme auf. Der Speicher bildet eine Hierarchie (= Speicherpyramide). Der Grund für die Speicher-Hierarchie liegt im Preis/Leistungsverhältnis. Je schneller ein Speicher ist, desto teurer und knapper ist er. Beim ersten Zugriff auf ein Datenelement, wird eine Kopie erzeugt, die entlang der Speicherhierarchie nach oben wandert. Da die obersten Speicherebenen praktisch immer voll belegt sind, müssen Daten verdrängt werden, um Platz zu schaffen. Wird ein Datenelement im Speicher verändert, müssen die Änderungen nach unten durchgereicht (zurückgeschrieben) werden. Es ist zu klären: Wie wird der Speicher angesprochen und wie funktioniert die Speicherverwaltung (Scheduling und Swapping)?

27 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Cache-Datenverwaltung Ersetzungsstrategien Es ist sinnvoll, immer nur die Datenblöcke (Seiten) im Cache zu halten, auf die häufig zugegriffen wird. Gängige Ersetzungsstrategien orientieren sich neben der Größe auch am Zeitpunkt des letzten Aufrufs. Einige der wichtigsten Ersetzungsstrategien sind: OPT (Optimale Strategie) LRU (Least Recently Used) LFU (Least Frequently Used) FIFO (First In First Out) TTL (Time To Live) Random WS (Working Set) Climb

28 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Optimale Strategie (OPT) Die Ersetzungsstrategie Optimal verdrängt den Datenblock aus dem Speicher, der am längsten nicht gebraucht, also auf den am längsten in der Zukunft nicht zugegriffen wird. Diese Strategie ist nur anwendbar, wenn der komplette Programmablauf, also die zukünftige Verwendung der Datenblöcke im Speicher im voraus bekannt ist. Die optimale Strategie ist leider utopisch und nicht zu implementieren! Da niemand in die Zukunft sehen kann, müssen wir die Vergangenheit berücksichtigen. Die optimale Strategie hat durchaus ihre Berechtigung, um die Effizienz anderer Ersetzungsstrategien mit ihr zu vergleichen.

29 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Prinzip der optimalen Strategie

30 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Least Recently Used (LRU) Least Recently Used ist eine der häufigsten Ersetzungsstrategien. Es wird immer der Datenblock aus dem Cache verdrängt, auf den am längsten nicht mehr zugegriffen wurde. Alle Datenblöcke im Cache werden in einer Warteschlange eingereiht. Ist der Cache voll und es kommt zu einem Cache-Miss, muss ein Datenblock aus dem Cache entfernt (ausgelagert) werden. Ausgelagert wird immer der Datenblock am Ende der Warteschlange. Wird ein Datenblock in den Cache geschrieben oder referenziert, wird er am Anfang der Warteschlange eingereiht. Vorteil: Einfach zu implementieren, liefert sehr gute Resultate und verursacht wenig Overhead. Nachteil: Es wird nicht berücksichtigt, wie oft auf einen Datenblock zugegriffen wurde.

31 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Prinzip von Least Recently Used (LRU)

32 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Beispiel für Least Recently Used (LRU)

33 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Least Frequently Used (LFU) Es wird der Datenblock wird aus dem Cache verdrängt, auf den am wenigsten zugegriffen wurde. Für jeden Datenblock im Cache wird in der Seitentabelle ein Referenzzähler geführt, der die Anzahl der Zugriffe speichert. Jeder Zugriff erhöht den Referenzzähler. Ist der Cache voll und es kommt zu einem Cache-Miss, wird der Datenblock aus dem Cache entfernt (ausgelagert), auf den am wenigsten zugegriffen wurde bzw. desses Referenzzähler den geringsten Wert hat. Vorteil: Relativ einfach zu implementieren und berücksichtigt die Zugriffshäufigkeit eines Datenblocks. Nachteil: Datenblöcke, auf die in der Vergangenheit häufig zugegriffen wurde, können den Cache blockieren.

34 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Prinzip von Least Frequently Used (LFU) Cache A 5 A 5 A 6 A 6 B 3 B 3 B 3 B 3 C 7 C 7 C 7 C 7 D E F G E wird referenziert Cache-Hit D E F G A wird referenziert Cache-Hit D E F G X wird referenziert Cache-Miss (G wird verdrängt) D E F X 1 H 8 H 8 H 8 H 8

35 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 First In First Out (FIFO) Bei der Ersetzungsstrategie First In First Out wird immer derjenige Datenblock aus dem Cache verdrängt, der sich am längsten im Speicher befindet. Die Ersetzungsstrategie FIFO zeigt ein sehr ungünstiges Verhalten. Nur weil auf einen Datenblock länger nicht mehr zugegriffen wurde, heißt das nicht, dass er nin naher Zukunft nicht mehr verwendet wird. Laszlo Belady zeigte 1969 in seiner Anomalie, dass unter sehr ungünstigen Umständen FIFO bei einem größeren Speicher sogar zu mehr Zugriffsfehlern (Miss) führt, als bei einem kleinen Speicher (Belady s Anomalie). Ursprünglich ging man davon aus, dass eine Vergößerung des Speichers immer zu weniger oder schlechtestenfalls gleich vielen Zugriffsfehlern führt. Bis zur Entdeckung von Belady s Anomalie hielt man FIFO für eine gute Ersetzungsstrategie.

36 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Belady s Anomalie (1969) Cache-Anfrage: Datenblock: 2. Datenblock: 3. Datenblock: Fehler 1. Datenblock: 2. Datenblock: 3. Datenblock: 4. Datenblock: Fehler

37 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Weitere Ersetzungsstrategien TTL (Time To Live): Jedem Datenblock wird bei der Erzeugung eine Lebenszeit zugeordnet. Ist diese überschritten, kann der Datenblock aus dem Cache verdrängt werden. Random: Ein zufälliger Datenblock wird aus dem Cache verdrängt. WS (Working Set): Alle Datenblöcke, die in einem bestimmten Zeitfenster von einem Prozess verwendet wurden, das sogenannte Working Set, werden verdrängt. Climb: Datenblöcke werden immer hinten an den Cache angehängt. Bei jedem Zugriff auf einen Datenblock, steigt dieser eine Ebene nach oben. Muss ein Datenblock verdrängt werden, wird der letzte verdrängt.

38 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Festplatten Festplatten sind ca. Faktor 100 preisgünstiger pro Bit als Hauptspeicher und bieten ca. Faktor 100 mehr Kapazität. Nachteil: Zugriffe auf Festplatten sind um ca. Faktor 1000 langsamer. Grund für die geringere Zugriffsgeschwindigkeit ist, dass Festplatten mechanische Geräte sind, die eine oder mehrere mit 4200, 5400, 7200, oder Umdrehungen pro Minute rotierende Scheiben enthalten. Für jede Seite jeder Platte existiert ein Schwungarm mit einem Schreib-/Lesekopf, der Bereiche der Scheibenoberfläche unterschiedlich magnetisiert und so die Daten auf die Festplatte schreibt bzw. von ihr liest. Zwischen Platte und Kopf ist ein Luftpolster von ca 20 Nanometern. Auch Festplatten haben einen Cache, der Schreib- und Lesezugriffe auf den Datenträger puffert. Der Festplattencache befindet sich auf der Steuerplatine und ist zwischen 1 und 32 MB groß.

39 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Logischer Aufbau von Festplatten (1) Die Magnetisierung der Scheiben wird auf kreisförmigen, konzentrischen Spuren (tracks) von den Köpfen auf beiden Seiten aufgetragen. Alle gleichen, also übereinander befindlichen Spuren der einzelnen Plattenoberflächen bezeichnet man als Zylinder (cylinder). Die Spuren werden in kleine logische Einheiten (Kreissegmente) unterteilt, die man Blöcke oder Sektoren nennt. Typischerweise enthält ein Block 512 Byte Nutzdaten. Blöcke sind die kleinsten adressierbaren Einheiten auf Festplatten. Müssen Daten in einem Block geändert werden, muss der ganze Block gelesen und neu geschrieben werden. Heute werden auf Softwareseite Cluster angesprochen. Dabei handelt es sich um Verbünde von Blöcken mit fester Größe, z.b. 4 oder 8 KB. Cluster sind sinnvollerweise physisch benachbart. Bei modernen Betriebssystemen sind Cluster die kleinste Zuordnungseinheit.

40 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Logischer Aufbau von Festplatten (2) Alle Spuren auf allen Platten bei einer Position des Schwungarms bilden einen Zylinder. Spur Block Kopf 0 Kopf 1 Kopf 2 Kopf 3 Kopf 4 Kopf 5 Zylinder

41 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Logischer Aufbau von Festplatten (3)

42 Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS /42 Nächste Vorlesung Nächste Vorlesung: