Aufbau einer Signalquelle zum Test von schnellen Datenaufnahmesystemen Matthias Homann Fakult t f r Physik Albert-Ludwigs-Universit t Freiburg

Aufbau einer Signalquelle zum Test von schnellen Datenaufnahmesystemen Staatsexamensarbeit vorgelegt von Matthias Homann Fakult t f r Physik Albert-Ludwigs-Universit t Freiburg i. Br. Dezember 000

III There was only one catch and that was Catch-, which specied that a concern for one's safety in the face of dangers that were real and immediate was the process of a rational mind. Orr was crazy and could be grounded. All he had to do was ask and as soon as he did, he would no longer be crazy and would have to y more missions. Orr would be crazy to y more missions and sane if he didn't, but if he was sane he had to y them. If he ew them he was crazy and didn't have to but if he didn't want to he was sane and had to. Yossarian was moved very deeply by the absolute simplicity of this clause of Catch- and let out a respectful whistle. That's some catch, that Catch-, he observed. It's the best there is, Doc Daneeka agreed. Joseph Heller - Catch

IV

Inhaltsverzeichnis Einleitung Das COMPASS-Experiment. Ziele von COMPASS................................... Hadronenprogramm............................... Myonenprogramm............................... Aufbau von COMPASS............................... 4 Die Auslese-Elektronik bei COMPASS 7. Front-End-Karten................................... 9. CATCH........................................ 9. Zwischenspeicherung und Filterung der Daten.................... Das Trigger-Control-System......................... 4 Die HOTLink-Karte 5 4. Aufbau der HOTLink-Karte............................. 5 4. Der COMPASS Standard f r HOTLink-Boards.................. 6 4.. HOTLink Datenleitungen.......................... 8 4.. Clock..................................... 0 4.. Trigger/User................................. 0 4..4 Initialisierungsdaten............................. 5 Der HOTLink-Tester 5. Grundprinzip von HLT................................ 4 5.. berblick................................... 4 5.. Funktionsweise................................ 4 5. Prototyp des HLT.................................. 5 5. Interner Aufbau des HLT.............................. 7 5.4 Der HotLink Tester als fertiges Ger t........................ 5.4. Das Geh use und die Bedienelemente.................... 5.4. W rmeentwicklung.............................. V

VI INHALTSVERZEICHNIS 6 Entwicklung des FPGA-Designs mit VHDL 6. Entwurf von hochintegrierten Schaltkreisen.................... 4 6. Design Flow...................................... 6 6.. Systemebene................................. 7 6.. Algorithmische Ebene............................ 7 6.. Register-Transfer-Ebene........................... 7 6..4 Logikebene.................................. 7 6..5 Schaltkreisebene (Struktur)......................... 7 6..6 Schaltkreisebene (Geometrie)........................ 8 6. VHDL......................................... 8 6.4 Strukturen in VHDL................................. 9 6.4. Entity und Architecture........................... 9 6.4. Signale und Datentypen........................... 9 6.4. Prozesse.................................... 40 6.4.4 Packages und Komponenten......................... 4 6.4.5 Z hler..................................... 4 6.4.6 State Machines................................ 4 6.5 VHDL beim HLT................................... 44 6.5. State Machine................................ 44 6.5. Ausgabe auf dem LC-Display........................ 46 6.5. Messung der Clock.............................. 46 6.5.4 Darstellung der Initialisierungsdaten.................... 46 6.5.5 Trigger-Dekodierung............................. 46 6.5.6 Erzeugung der Datenmuster......................... 46 7 Anwendung 49 7. HOTLink Test bisher................................. 49 7.. Visueller Test................................. 49 7.. Programmierung............................... 49 7.. Datenerzeugung in den CPLDs....................... 50 7..4 Test der Clock-, Trigger- und Initialisierungssignale............ 5 7. Test der Eingangsseite................................ 5 7.. Auslesen der erzeugten Daten........................ 5 7.. M gliche Fehler................................ 5 7. Typische Fehler bei HOTLink-CMCs........................ 54 7.. Kurzschluss zweier Pins........................... 54 7.. Steuerleitungen eines FIFOs miteinander verbunden........... 55 7.. Ausfall eines Kanals............................. 56 8 Fazit 57 A Schaltplan 59 B Board-Layout 67

INHALTSVERZEICHNIS VII C Bilder 75 Abbildungsverzeichnis 80 Tabellenverzeichnis 8 Literaturverzeichnis 8

VIII INHALTSVERZEICHNIS

Kapitel Einleitung COMPASS ist ein Experiment mit station rem Target, das sich zur Zeit am CERN in Genf im Aufbau bendet, und mit dem im Jahr 000 die ersten Daten genommen wurden. Die Ziele des Experiments sind vielf ltig: einerseits soll Spektroskopie mit charm-haltigen Hadronen betrieben werden, andererseits die Struktur des Nukleons untersucht werden. Ein wichtiges Ziel ist die Bestimmung der Gluonenpolarisation. COMPASS verf gt ber einen aufw ndigen Detektor er muss in der Lage sein, sehr hohe Ereignisraten zu verarbeiten. Dies stellt insbesondere hohe Anforderungen an die Auslese- Elektronik des Detektors. Hinzu kommt, dass insgesamt weit ber 00 000 Kan le ausgewertet werden m ssen. Um eine schnelle Verarbeitung zu gew hrleisten, werden die Daten direkt am Detektor digitalisiert und an die n chste Stufe der Verarbeitungskette bertragen. Sie k nnen bereits geb ndelt und vorsortiert werden, bevor die Aufzeichnung der Daten erfolgt. Dies setzt eine schnelle und eziente Elektronik voraus, von der wesentliche Teile in Freiburg entwickelt wurden. Die vorliegende Arbeit besch ftigt sich mit der ersten bertragungsstufe der Daten, vom Detektor an den n chsten Abschnitt der Auslese-Elektronik. Daf r wird eine schnelle serielle Punkt-zu-Punkt-Verbindung benutzt, die spezielle Empf ngerkarten ben tigt. Aufgrund der hohen Zahl der zu verarbeitenden Kan le sind etwa 80 dieser Karten f r das Experiment notwendig. Ziel dieser Arbeit ist es, die Funktionsf higkeit dieser sogenannten HOTLink-Karten, die ebenfalls in Freiburg hergestellt werden, zu berpr fen. Dazu ist es notwendig, eine Signalquelle aufzubauen, die die Funktion des Senders der Punkt-zu-Punkt-Verbindung bernehmen soll, um die Empf ngerkarten sowohl im Labor als auch am Experiment testen zu k nnen. In Kapitel werden die Ziele von COMPASS kurz erl utert, sowie auf den Aufbau des Detektors eingegangen. In Kapitel werden das Konzept und die einzelnen Stufen der Auslese- Elektronik vorgestellt. Das folgende Kapitel geht ausf hrlich auf den Aufbau und die Funktionen der HOTLink-Karten ein. In Kapitel 5 wird schlie lich die Entwickung und die Arbeitsweise des Testger tes, HOTLink- Tester genannt, beschrieben. Die Implementierung der Testers erfolgte dabei als kompakte Box, um sowohl den Betrieb im Labor, als auch den mobilen Einsatz am Experiment zu ge-

KAPITEL. EINLEITUNG w hrleisten. Zentraler Baustein auf der Platine des HOTLink-Testers ist ein kongurierbarer Logikbaustein, genauer ein FPGA, der die Erzeugung der Testdaten und die Steuerung des Ger ts bernimmt. Der Entwurf der Logik f r den FPGA war einer der Schwerpunkte der Staatsexamensarbeit. Er erfolgte in der Hardware-Beschreibungssprache VHDL. Eine kurze Einf hrung in die M glichkeiten von VHDL, sowie einige Implementierungsdetails beim Tester, werden in Kapitel 6 gegeben. Das Kapitel 7 besch ftigt sich dann genauer mit den vorgenommenen Tests der HOTLink- Karten und den Anwendungsm glichkeiten des HOTLink-Testers, sowie den bisher an den HOTLink-Karten aufgetretenen Fehlern. Im Anhang ist der komplette Schaltplan des Testers, sowie das Platinenlayout abgedruckt.

Kapitel Das COMPASS-Experiment. Ziele von COMPASS COMPASS [] steht f r COmmon Muon and Proton Apparatus for Structure and Spectroscopy. Dabei handelt es sich um ein im Jahre 00 am CERN anlaufendes Experiment mit station rem Target. Die Ziele des Experiments sind in zwei Bereiche gegliedert: ein Programm mit Myonenstrahl und ein Programm mit Hadronenstrahlen. Dabei wird ausgenutzt, dass das SPS am CERN unterschiedliche Arten von Teilchenstrahlen von 00 GeV bis zu mehreren hundert GeV liefern kann. Sie werden aus einem hochenergetischen Protonenstrahl durch Wahl verschiedener Produktions-Targets sowie zwischengeschalteter Filter erzeugt... Hadronenprogramm Eines der Hauptziele des hadronischen Programms bei COMPASS ist es, exotische Gluonen- Zust nde zu nden, die von der QCD vorausgesagt werden. Hinweise auf einen solchen Zustand f 0 bei 500 MeV=c lieferte das Crystal Barrel-Experiment []. Ein weiteres Hauptziel ist die Spektroskopie von charm-haltigen Hadronen... Myonenprogramm Das Hauptziel des Myonenprogramms, das im Jahre 00 starten wird, ist ein besseres Verst ndnis des Quark-Parton-Modells (siehe z.b. []). Eine ungel ste Frage dabei ist, wie sich der Spin des Nukleons auf seine Bestandteile verteilt. Quarks und Antiquarks allein k nnen nicht den Gesamtspin tragen, wie es bei der Ellis-Jae-Summenregel [4] zu erwarten w re. Diese Regel wurde durch das EMC-Experiment [5] widerlegt, dessen Ergebnisse sp ter an anderen Experimenten am CERN, SLAC und DESY best tigt wurden. Eine naheliegende Vermutung ist, dass die Gluonen Anteil am Spin haben k nnten. Deshalb soll bei COMPASS die Gluonenpolarisation G=G gemessen werden. Dies geschieht durch den Prozess der Photon- Gluon-Fusion (s. Abb..). Dabei verwendet man semi-inklusive, tief-inelastische Streuung Super Proton Synchrotron

4 KAPITEL. DAS COMPASS-EXPERIMENT von polarisierten Myonen am polarisierten Proton- oder Deuterontarget. Der Photon-Gluon- Wirkungsquerschnitt ist bekannt, deshalb wird die Zahl der Ereignisse bei antiparalleler bzw. paralleler Strahl- und Targetpolarisation gemessen. Aus einer eventuellen Asymmetrie im Wirkungsquerschnitt der Photon-Gluon-Fusion kann man die Gluonpolarisation berechnen. Die Messung basiert dabei auf der Rekonstruktion von D-Mesonen aus ihren hadronischen Zerfallsprodukten. Das Charmquark fragmentiert mit sechzigprozentiger Wahrscheinlichkeit in D 0, dieses dann mit.85% Wahrscheinlichkeit gem D 0! K ; + +. Dieser Zerfallskanal eignet sich gut f r die gew nschte Messung, da hier der Untergrund gut unterdr ckt werden kann. µ µ q γ c k g c p Abbildung.: Photon-Gluon-Fusion: q ist Impuls des virtuellen Photons, k der des Gluons. Aufbau von COMPASS Zur Messung der Gluonenpolarisation bei COMPASS wird ein 00 GeV Myonenstrahl verwendet. Dabei wird eine Strahlintensit t von 0 8 Myonen pro Spill erreicht. Zur Erzeugung des Myonenstrahls werden Protonen aus dem SPS auf ein Beryllium-Target gelenkt, wobei zun chst Pionen erzeugt werden. Die Pionen zerfallen dann in Myonen. Zur Trennung des Myonenstrahls von hadronischen Bestandteilen verwendet man Absorber, die nur die Myonen hindurchlassen. Die Polarisation des Myonenstrahls von 80 Prozent erh lt man auf nat rliche Weise durch die Parit tsverletzung beim Zerfall der Pionen. Der Grad der Strahlpolarisation kann aus dem Impuls der Myonen bestimmt werden, der vor dem polarisierten Target an sogenannten Beam-Momentum-Stations gemessen wird. Das bei COMPASS verwendete polarisiertes Target ist sehr hnlich zu dem beim SMC- Experiment [6] verwendeten. Es besitzt aber mit 80 mrad eine h here Akzeptanz. Man verwendet NH als Protontarget und 6 LiD als Deuteriumtarget. Die zentrale Rolle bei allen Untersuchungen spielt der etwa 40 m lange Detektor (vgl. Abb. Zeitraum innerhalb des Beschleunigerzyklus, in dem Teilchen auf das Target treen

.. AUFBAU VON COMPASS 5 Abbildung.: Urspr nglich vorgesehener und beim Start des Myonenprogramms vorhandener Aufbau.). Er besitzt zwei Spektrometerstufen mit den Spektrometermagneten SM und SM. Der Magnet SM wurde vom Vorl uferexperiment SMC bernommen. Zur Teilchenidentizierung ber die Geschwindigkeiten wird ein Ring Imaging Cerenkov-Detektor (RICH) verwendet. F r eine sp tere Ausbaustufe des Experimentes ist noch ein zweiter RICH vorgesehen, der dazu dient, auch Teilchen mit kleinerem Winkel zu identizieren. (vgl. Initial Set-Up in Abb..). Au erdem gibt es noch jezwei hadronische und elektromagnetische Kalorimeter (HCAL und ECAL) sowie Myonenkammern. Letztere bestehen aus.5 m dicken Eisenplatten, hinter denen sich Detektoren zum Nachweis der Myonen benden. Der COMPASS-Detektor besitzt auch ein aufw ndiges System zur Spurrekonstruktion. Es ist in ein Gebiet zur Detektion von Teilchen mit kleinen Winkeln (Small Angle Tracking, SAT) und eines zur Detektion von Teilchen mit gr eren Winkeln (Large Angle Tracking, LAT) aufgeteilt. F r ersteres werden Micromegas und double-gem,jeweils vor und hinter dem SM, benutzt. Detektorelemente mit szintillierenden Fasern (SciFi) werden in der unmittelbaren N he der Strahl-Region verwendet. Gas Electron Multiplier

6 KAPITEL. DAS COMPASS-EXPERIMENT F r das Large-Angle-Tracking werden Driftkammern benutzt. Daf r sind einerseits Multi Wire Proportional Chambers (MWPCs) und andererseits Driftr hrchen (Straws) vorgesehen.

Kapitel Die Auslese-Elektronik bei COMPASS F r den Erfolg des COMPASS-Experimentes ist es notwendig, sehr viele Daten zu sammeln, um damit eine m glichst gute Statistik zu erhalten. Um dies zu erreichen, wird mit sehr hohen Strahlintensit ten gearbeitet, wobei eine totzeitfreie Ausleseelektronik n tig wird. Dabei rechnet man mit einer Ereignisrate von bis zu 00 khz, wobei pro Ereignis bis zu 0 KB Daten anfallen k nnen. Die Grundidee der Datenerfassung beim COMPASS-Experiment besteht darin, m glichst viele Daten bereits am Detektor zu digitalisieren und mit schnellen Datenleitungen zur zentralen Datenerfassung weiterzuleiten. Dies erspart eine aufw ndige und fehleranf llige Verkabelung f r Analogsignale. Dieses Vorgehen bedeutet gleichzeitig eine nicht unerhebliche Kostenersparnis, da sehr viele Kan le bei COMPASS ausgelesen werden m ssen. Einen berblick der gesamten Auslese-Elektronik ist in Abb. gegeben. Zur Digitalisierung unmittelbar am Detektor dienen sogenannte Front-End-Karten (s. Abb.). Diese sind meist speziell auf die Eigenschaften des auszulesenden Detektorelementes angepasst. Zur bertragung der digitalisierten Daten von der Front-End-Karte zur n chst h heren Ebene der Datenerfassung wird eine serielle Hochgeschwindigkeitsdatenleitung benutzt, die auf dem bre channel Standard (ANSI X.0) basiert. Das bertragungsmedium kann dabei entweder ein Paar verdrillter Kupferleitungen (twisted pair) sein, es kann aber auch Glasfaser verwendet werden. Der Handelsname der daf r verwendeten Bausteine ist HOTLink. Dieser Name hat sich bei COMPASS auch f r das bertragungsprotokoll selbst, sowie f r die verwendeten Karten zur Daten bertragung eingeb rgert. Ziel dieser Arbeit ist es, die Empfangsseite dieser bertragungswege auf fehlerfreies Funktionieren zu testen. Daher wird auf HOTLink und die damit zusammenh ngende Elektronik in Kapitel 4 und 5 noch detailliert eingegangen. Die n chste Stufe der Datenerfassung ist das CATCH-Modul, wo die Rohdaten aus den Frontend-Karten zwischengespeichert und vorsortiert werden. Daf r ist nat rlich eine vergleichsweise komplexe und zugleich schnelle Elektronik erforderlich. Bis zu 6 dieser CATCH- Module benden sich einem Crate, welcher jeweils einen Prozessrechner besitzt, der an ein dt.: berrahmen, w rtlich: Kiste 7

8 KAPITEL. DIE AUSLESE-ELEKTRONIK BEI COMPASS HOTLink (CAT5+ oder fiber) max. 40 MB/s/link VMEbus (Setup data) SAT APV5 LAT ASD8b F TDC 6... CATCH (9U VME) Calorimeter QVC remote FE-boards (Fibre) (Trigger, Clock, event id) RICH GASSIPLEX DSP TCS (~ 0 m) S-Links (Fibre) MUX max. 60 MB/s/link (~ 50 m) ROBs C G C G C G C G i i i i P g R P g R P g R P g R......... U a O U a O U a O U a O... B B B B B B B B i t i t i t i t Event Builder Event Builder GigaBit 00 MB/s/link Event Builder Filter Filter (Fibre) (~ 5 km) Central Data Recording Abbildung.: Schematischer Aufbau der Datenerfassung bei COMPASS

.. FRONT-END-KARTEN 9 Netzwerk angeschlossen ist. Der Rechner kann zum manuellen Eingri oder zum Software- Update der CATCH-Module benutzt werden. Insgesamt werden ca. 60 CATCH-Module verwendet. Vom CATCH aus werden die Daten ber eine Glasfaser-Verbindung, gem dem am CERN entwickelten S-Link-Standard [7], an einen Datenpuer (read out buer, ROB) weitergeleitet. Von dort werden sie auf handels blichem Gigabit-Ethernet ber einen Switch an einen Rechnercluster (event builder) bertragen, wo Daten der einzelnen Events zusammengefasst werden. Von dort gehen sie (eventuell ber eine zus tzliche Filterstufe) ber Glasfaser zur Archivierung an das Rechenzentrum des CERN. Als n chstes m chte ich etwas genauer auf die einzelnen Stufen der oben kurz skizzierten Datenerfassung eingehen.. Front-End-Karten Das Detektorsystem ist unterteilt in Spurdetektoren f r kleine und grosse Winkel (SAT bzw. LAT), sowie Teilchenidentikation und Kalorimeter. F r das SAT werden szintillierende Fasern (Sci-Fi) verwendet, f r das LAT Straws und Driftkammern. Diese beiden Detektorarten werden mit TDCs ausgewertet, da hier Zeitmessungen vorgenommen werden. F r die Kalorimeter und RICH f r Teilchenidentikation werden dagegen ADCs verwendet. Die TDCbeziehungsweise die ADC-Bausteine benden sich auf Front-End-Karten, die speziell f r den jeweiligen Detektortyp entworfen wurden. Die Front-End-Karten schicken die digitalisierten Daten, entweder ber Kupferkabel oder ber Glasfaser, an die n chste Stufe der Datenverarbeitung. Ein Beispiel f r eine Front-End-Karte ist die ebenfalls in Freiburg entwickelte Karte f r Driftr hrchen-detektoren (engl. straws). Auf ihr benden sichacht ASD8b Vorverst rkerchips und acht F-TDC-Chips [8]. Der ASD8b-Chip dient als Verst rker und Diskriminator, dessen Schwelle ber eine serielle Verbindung vom CATCH aus gesetzt werden kann. Mit dem F k nnen die Driftzeiten mit einer sehr guten Zeitau sung von bis zu 0 ps gemessen werden. Die digitalisierten Daten werden mit einem HOTLink-Transmitter ber ein achtadriges Twisted-Pair-Kabel bertragen. Die genaue Art des Kabels und die genaue Funktion der HOTLink-Karten werden in Kap. 4 ausf hrlich erkl rt.. CATCH Beim CATCH-Modul handelt es sich um einen zentralen Baustein bei der Datenauslese von COMPASS. CATCH steht f rcompass Accumulate, Transfer and Control Hardware. Es ist als 9U-Board 4 mit VME 5 -Bus konzipiert, von denen mehrere in einem Crate untergebracht werden k nnen. Einen schematischen berblickt zeigt Abb... Time to Digital Converter Analog to Digital Converter 4 das ist eine standardisierte Gr ssenangabe f r Eurocard-Module - 9U entsprechen 67 400mm 5 Versabus Modied for Eurocard - ein von Motorola abstammendes Busprotokoll, das bei Industrierechnern, etwa f rtelekommunikation, aber auch h ug in der Hochenergiephysik eingesetzt wird

0 KAPITEL. DIE AUSLESE-ELEKTRONIK BEI COMPASS TDC/ADC TRIGGER CLOCK SETUP HOTLink RJ-45 RJ-45 RJ-45 RJ-45 HOTLink HOTLink HOTLink HOTLink CPLD CPLD FIFO FIFO FIFO FIFO Connector Connector TRIGGER, CLOCK, SETUP bit DATA Detektor Front-End-Board Twisted-Pair Kabel HOTLink-CMC CATCH Abbildung.: Daten bertragung vom Detektor via HOTLink Seine Hauptaufgaben sind: Auslese der Frontend-Elektronik Bearbeitung und Vorsortieren der gelesenen Daten Weiterleitung der Daten via S-Link Initialisierung der Frontend-Elektronik Verteilung von Clock und Trigger Auf der Eingangsseite kann das Board vier Tochterplatinen (auch mezzanine-platinen genannt) aufnehmen. Ihr Format ist nach dem CMC-Standard (common mezzanine card, [9]) genormt, was z.b. ihre Gr e und die Art der Steckverbindung zum CATCH festlegt. Auf der R ckseite des Boards benden sich drei Stecker P, P und P. ber P und P wird die Schnittstelle zum VME-Bus realisiert, die Verbindung zum Trigger-Control-System erfolgt ebenfalls ber P. Die Schittstelle zum S-Link geht ber P. Bisher sind vier Arten von CMC-Karten f r das CATCH vorgesehen:. HOTLink-CMC zum Empfang von Daten von den Front-Endkarten ber Kupferkabel.. HOTFibre-CMC : hnlich der HOTLink-CMC, nur wird als Medium Glasfaser statt Kupferkabel eingesetzt.. F-TDC-Karten: Sie dienen zur Zeitmessung bei der Auslese der Triggerhodoskope und der Detektoren aus szintillierenden Fasern. 4. Scaler-CMC : ein 50 MHz schneller Z hler mit totzeitfreier Auslese [0]. Die Verwendungszwecke der verschiedenen Karten am Detektor sind in Tabelle. aufgelistet. Dieses modulare Konzept erlaubt es, sp ter zus tzliche Arten von Karten in das Experiment zu integieren oder existierende Designs zu verbessern. Die Schnittstellen und Datenformate f r die CMC-Karten f r COMPASS sind in [] festgelegt.

.. CATCH Mezzanine Merger Front-End Boards Card Mezzanine Card Mezzanine Card Mezzanine Card 4 CATCH Merger Merger Merger Formatter & TCS Output FIFO VME Controller & serielle Schnittstelle Trigger & Clock distr. Schnittstelle SLINK Schnittstelle P P P VME-Bus TCS-Receiver via P connector S-LINK (LSC) via P connector Abbildung.: Schematischer Aufbau eines CATCH Moduls Detektor Zahl der Mezzanine CATCH-Module Kartentyp Straw-Driftr hren und Driftkammern 4 + HOTlink Vieldraht-Proportionalkammern (MWPC) 4 HOTlink Myon-Walls 7 HOTlink Sci-Fi 54 TDC-CMC RICH 6 HOTFibre Kalorimeter 0 HOTLink (ADC) Beam Momentum Stations 4 TDC-CMC Micro-Megas (M) HOTLink Tabelle.: Aufteilung der ben tigten CATCH-Module und CMC-Karten auf die Komponenten des Detektors

KAPITEL. DIE AUSLESE-ELEKTRONIK BEI COMPASS Das CATCH-Modul liest die Daten aus den auf den CMC-Karten bendlichen FIFOs und sortiert sie nach Ereignisnummer. F r jedes Triggersignal werden auf der Front-End- Karte lokaletriggernummern erzeugt. Diese werden dann mit denvom Trigger-Control-System (TCS) gesendeten, experimentweiten Triggernummern verglichen. Falls bei der Daten bertragung Fehler aufgetaucht sind, werden die Daten entsprechend gekennzeichnet, so dass man sie sp ter bei der Auswertung korrigieren kann. Die Daten werden in Form von -Bit-Worten und versehen mit Informationen ber den Ort der Karte am Detektor (geographical ID) ber S-Link an die n chste Stufe der Auslese-Elektronik weitergereicht. DasCATCH-Modul kann aber nicht nur Daten lesen, es liefert den Front-End-Karten, bzw. den Mezzanine-Karten, auch Signale: Clock Das CATCH-Modul schickt die ber das Trigger-Control-System erhaltene, experimentweite Clock von 8.88 MHz an die Mezzanine-Karten weiter. Alternativ kann auch mit einem integrierten Oszillator ein lokales Clock-Signal auf dem CATCH generiert werden. Trigger Der Trigger wird zusammen mit der Clock und den Triggerdaten ber Glasfaser vom zentralen Trigger-Control-System bertragen. Der TCS-Receiver am CATCH empf ngt und dekodiert die Trigger-Daten und reicht sie ans CATCH-Modul weiter. Dieses benutzt die Triggerdaten zur Kennzeichnung der erhaltenen Daten nach Trigger- und Spillnummer. Au erdem werden die Trigger ber die CMCs direkt an die Front-End-Karten weitergegeben. Serielle Datenleitung Die Front-End-Boards senden nach dem Einschalten ber die Datenleitung ihre Seriennummer und ihre geographische Lage am Detektor. Das CATCH erkennt diese Adressen und holt aus einer Datenbank Daten zur Konguration des entsprechenden Front-End-Boards (z.b. Spannungen f r Diskriminatorschwellen, Betriebsmodus des F). Diese Daten k nnen ber eine serielle Leitung (0 Mbit/s) an das Front-End- Board bertragen werden. Das CATCH-Modul verf gt ber eine VME-Schnittstelle, ber die man mit einem in das Crate eingebauten Rechner Zugri auf das Board hat. Es k nnen so ber den VME-Bus Daten an das CATCH gesendet werden. Man kann zur Fehlersuche aber auch lesend ber diesen Bus auf das CATCH zugreifen, z.b. kann man den den sogenannten Spy-Buer auslesen, der Rohdaten enth lt.. Zwischenspeicherung und Filterung der Daten Die Daten werden vom CATCH ber die S-Link-Schnittstelle, die zun chst einen maximalen Datendurchsatz von 00 MB/s besitzt und sp ter auf 60 MB/s aufger stet werden kann, zu einem Read-Out-Buer (ROB) bertragen. Bei den ROBs handelt es sich um spe-

.. ZWISCHENSPEICHERUNG UND FILTERUNG DER DATEN FE-Elektronik TCS-Sender Glasfaser TCS-Receiver CATCH TRIGGER CLOCK Abbildung.4: Weg der TCS-Signale zielle Karten, die auf PCI 6 -Steckpl tzen in handels blichen PCs 7 untergebracht sind. Die Karten enthalten 56 MB RAM 8 und k nnen alle Daten eines Spills aufnehmen. Die PCs sind mit Gigabit-Ethernet 9 -NICs 0 ausgestattet. Die Daten bertragung erfolgt dabei ber einen Gigabit-Ethernet-Switch, von dem spezielle Rechner mit hoher Rechenleistung und - Bandbreite auf die Daten zugreifen k nnen. Die Daten werden ereignisweise auf mehrere Rechner verteilt, wobei immer ein Rechner mit der Bearbeitung aller Daten eines Events besch ftigt ist. Die Recher setzen die Daten der unterschiedlichen Teile des Detektorsystems zu kompletten Ereignissen zusammen, sie werden daher auch Event-Builder genannt. Sie verf gen ber genug Rechenleistung, um die Daten auch zu ltern. Die vorgelterten Daten werden ber eine Glasfaser-Verbindung zum Rechenzentrum des CERN geschickt und dort einerseits archiviert und andererseits in einer f deralistisch organisierten Datenbank vorgehalten, wo sie online zug nglich sind... Das Trigger-Control-System Das Triggersystem basiert auf zwei Paaren von Szintillationsz hlerhodoskopen 5 und 50m vor dem Target, sowie einer schnelle Matrixkoinzidenz. Dadurch werden die physikalisch bedeutsamen Trigger deniert. Daf r ist eine ausgefeilte Elektronik notwendig []. Die erzeugten Triggersignale werden zusammen mit einer laufenden Nummer und der aktuellen Zeit kodiert und ber Glasfaserverbindungen an die auf der R ckseite der CATCH-Module bendlichen (Steckverbindung P in Abb..) TCS-Empf nger-einheiten gesendet. Der TCS-Receiver dekodiert die Signale und gibt sie ans CATCH weiter, von wo aus sie an die Front-End-Karten weitergegeben werden (vgl. Abb.4). Gleichzeitig wird vom Trigger-Control-System auch die experimentweite Clock erzeugt. Die bertragung vom TCS an die Empf nger erfolgt ebenfalls ber Glasfaser, wobei zwei Kan le auf einer Faser zur Verf gung stehen. Der erste Kanal (A-channel) bertr gt die Triggersignale selbst, der zweite Kanal (B-Channel) bertr gt die zugeh rigen Triggerdaten. Die experimentweite Clock wird aus der Basisfrequenz gewonnen, die zur Daten bertragung verwendet wird. 6 Peripheral Component Interconnect Standardschnittstelle f r Ger te in einem PC 7 Personal Computer - seit 980 verbreiteter Standard f r IBM-kompatible Mikrocomputer 8 Random access Memory Speicher mit wahlfreiem Zugri, chtiger Arbeitsspeicher 9 Ethernet ist der am weitesten verbreitete Standard f r lokale Netzwerke (LANs). Seit Juni 998 ist Gigabit- Ethernet ber Glasfaser als IEEE 80.z standardisiert 0 Network Interface Card

4 KAPITEL. DIE AUSLESE-ELEKTRONIK BEI COMPASS

Kapitel 4 Die HOTLink-Karte In diesem Kapitel werden die Details der HOTLink-Karten erl utert. Dabei wird genauer auf den Aufbau, die verwendeten Bausteine und die bertragungsprotokolle eingegangen. 4. Aufbau der HOTLink-Karte Bei den HOTLink-Karten handelt es sich um Karten nach dem IEEE-Standard P86 [9] in einfacher Bauform (Single-Size). Die Karten besitzen damit eine Abmessung von 7449 mm. Eine schematische bersicht von Vorder- und R ckseite der HOTLink- und HOTFibre-Karten liefern die Abbildungen 4. und 4.. Am COMPASS-Experiment sind jeweils bis zu vier solcher Karten auf einem CATCH-Modul vorgesehen. Jede HOTLink-Karte besitzt vier Kan le f r Daten mit einer theoretischen bertragungsrate von 40 MB/s. Die Bandbreite des Ausgangs des CATCH-Moduls ist jedoch auf 60 MB/s begrenzt, was aber ausreicht, da die maximale Datenrate von den Front-End-Boards zum CATCH beim Experiment nicht ausgesch pft wird. Es gibt zwei Typen von HOTLink-Karten:. Die HOTLink-CMC (Abb.4.): Ihr Aufbau wird im folgenden genau besprochen.. Die HOTFibre-CMC (Abb. 4.): Sie ist fast baugleich, nur erfolgt die Daten bertragung ber Glasfaser statt ber Kupferkabel. Sie wird f r den RICH-Detektor eingesetzt. Da das Initialisierungssignal und das Clock-Signal daf r nicht ben tigt werden, entfallen sie. Die HOTLink-CMC verf gt ber vier RJ-45-Stecker, an die jeweils ein S/STP -Kabel f r die Daten bertragung angeschlossen werden kann. Ein S/STP-Kabel der Kategorie 7 (fr her auch als Cat 5+ bezeichnet) besteht aus vier verdrillten Adernpaaren, die jeweils abgeschirmt sind. Das gesamte Kabel besitzt nochmals eine u ere Abschirmung (siehe Abb. 4.). Dieser hohe Aufwand ist notwendig, da mit vergleichsweise hohen bertragungsraten von 400 Mbit/s Shielded/Shielded Twisted Pair 5

6 KAPITEL 4. DIE HOTLINK-KARTE TOP BOTTOM Error-LEDs RJ-45 RJ-45 RJ-45 RJ-45 DS90C0 TTL -> LVDS Konverter MC00 E PECL Clock Distributor HOTLink HOTLink HOTLink HOTLink Treiber fuer serial link IC9 CPLD 74ALS04 CPLD XC9544XL XC9544XL CPLD XC9544XL CPLD XC9544XL FIFO FIFO FIFO FIFO FIFO FIFO FIFO FIFO Connector Connector FPF96B UNIVERSITAET FREIBURG CMC-HOTLINK Abbildung 4.: Layout der HOTLink-CMC, links die Best ckungsseite, rechts die L tseite gearbeitet wird. Das Kabel ist vom Hersteller f r bertragungsfrequenzen bis 600 MHz speziziert. Bei der Erprobung der Daten bermittlung stellte sich heraus, dass einfachere Kabel, die die paarweise Abschirmung je zweier Adern nicht besitzen, sondern nur eine Gesamtabschirmung haben (sog. S/UTP-Kabel, U f r unshielded), nicht fehlerfrei funktionieren, wenn die Kabell nge 0 Meter berschreitet. Die Signalbelegung des S/STP-Kabels ist in Tabelle 4. beschrieben. Die HOTFibre-CMC besitzt vier Transceiver (Sender und Empf nger in einem Bauteil), die ber Glasfaser Daten bermitteln k nnen. Das verwendete Multimode-Glasfaserkabel hat zwei Adern mit je 50 m Kerndurchmesser. Sie haben eine L nge von 0 m und besitzen VF45- Stecker. Der Hersteller M vertreibt sie als VOL-V5L0. Der Vorteil der Verwendung von Glasfaserkabeln beim RICH-Detektor von COMPASS besteht in der vollst ndigen elektrischen Entkopplung. Allerdings sind sowohl die Transceiver als auch die Glasfaserkabel recht teuer. 4. Der COMPASS Standard f r HOTLink-Boards Als n chstes werden die auf den HOTLink-Karten verarbeiteten Signale beschrieben. Eine schematische bersicht gibt Abbildung 4.4, die Verh ltnisse auf der Seite eines Front-End- Boards zeigt Abb. 4.8.

4.. DER COMPASS STANDARD F R HOTLINK-BOARDS 7 TOP VF-45 VF-45 VF-45 VF-45 BOTTOM Error-LEDs V88-K05-V5 V88-K05-V5 V88-K05-V5 V88-K05-V5 MC00EPT TTL->PECL MC00EPT HOTLink HOTLink HOTLink HOTLink CPLD CPLD CPLD CPLD XC9544XL XC9544XL XC9544XL XC9544XL FIFO FIFO FIFO FIFO FIFO FIFO FIFO FIFO Connector Connector FPF08B UNIVERSITAET FREIBURG CMC-HOTFIBRE Abbildung 4.: Layout der HOTFibre-CMC, links die Best ckungsseite, rechts die L tseite. Abbildung 4.: Aufbau eines bei COMPASS verwendeten S/STP-Kabel der Kategorie 7:. u ere H lle. Gesamtabschirmung: Cu-Geecht, verzinnt. Paar-Abschirmung: Al-Folie 4. Ader 5. Cu-Litze, blank. Quelle: D twyler [] Pin Description 8.88 MHz clock, PECL ; 8.88 MHz clock, PECL + 0 MBaud serial line, active low 6 0 MBaud serial line, +5 V power supply for opto coupler 5 Trigger/User (coded 5-00 ns), LVDS ; 4 Trigger/User (coded 5-00 ns), LVDS + 7 400 MHz HOTLink, PECL ; 8 400 MHz HOTLinik, PECL + Tabelle 4.: RJ-45 Front-End Board Konnektor (aus [])

8 KAPITEL 4. DIE HOTLINK-KARTE Front-End-Board bzw. HOTLink RJ-45 Buchse DATA (HOTLink Transmitter, Seriell PECL) TRIGGER (LVDS) 0 Mbaud seriell (TTL) CLOCK 8.88 MHz (PECL) S/STP HOTLink-Board RJ-45 Buchse Abbildung 4.4: bertragene Signale pro S/STP-Kabel Abbildung 4.5: Der HOTLink Receiver CY7B9 in PLCC-Bauweise (von oben) 4.. HOTLink Datenleitungen Aus einem HOTLink Transmitter und einem HOTLink Receiver [4] der Firma Cypress l sst sich eine schnelle Punkt-zu-Punkt-Verbindung f r einen seriellen bertragungsweg aufbauen. Als bertragungsmedium kommt dabei Glasfaser, Koaxial- oder Twisted-Pair-Kabel in Frage. Die erzielbaren Datenraten reichen von 60 bis 400 Mbit/s. Beim verwendeten Baustein handelt es sich um einen Chip in PLCC -Bauweise mit 8 Pins. Bild 4.5 zeigt den auf der HOTLink-CMC verwendeten Receiver-Baustein. Zur Daten bertragung werden pro Taktzyklus je acht Bit parallel in das Input-Register des HOTLink-Transmitters geladen, kodiert, und als PECL -Signale an die Ausg nge gelegt. Die dabei verwendeten Signalpegel zeigt Abbildung 4.6. Dabei handelt es sich um einen dierentiellen Signalstandard. Dierentielle Signale werden ber zwei Datenleitungen bertragen, wobei die Pegel der Signale relativ zueinander den bermittelten logischen Wert bestimmen, und nicht, wie sonst blich, der Pegel einer Sigalleitung gegen Masse. Dierentielle Signale bieten eine sehr viel h here St rsicherheit gegen ber herk mmlichen Verfahren und werden insbesondere bei der bertragung auf l ngeren Strecken ber Twisted-Pair-Kabel eingesetzt. Bei der HOTLink-CMC werden die PECL-Signale direkt auf das S/STP-Kabel gegeben, bei den HOT-Fibre-Karten werden sie an spezielle Transceiver [5] f r die Glasfaser geleitet. Plastic Lead Chip Carrier - standardisierte Chip-Packung Positive Emitter Coupled Logic

4.. DER COMPASS STANDARD F R HOTLINK-BOARDS 9 U Vcc Vcc-0.9 Vcc-.7 Signalleitung+ Signalleitung- 0 600mV < ns GND Abbildung 4.6: Typische Signalpegel f r den bei HOTLink benutzten PECL-Standard Die Bitrate bei HOTLink entspricht nicht dem achtfachen, sondern dem zehnfachen der Byterate, da die 8 Bit Daten, die im Input-Register anliegen, im Chip auf einen 0-Bit bertragungscode umgesetzt werden. Dieser sogenannte Transmission-Code unterst tzt alle der m glichen 56 8-Bit-Kombinationen. Einige der verbleibenden Zeichenkombinationen des Transmission-Code werden f r Funktionen benutzt, die nicht unmittelbar der Daten bertragung dienen, z.b. der Synchronistation zwischen Sender und Empf nger und der Signalisiserung von bertragungsfehlern. Der benutzte Code entspicht dem ANSI X.0 Standard (bre channel) und ist im Datenblatt der HOTLink-Bausteine [4] dokumentiert. Der Hauptgrund daf r, Transmission-Code zu benutzen, ist jedoch, die bertragungseigenschaften der seriellen Verbindung zu verbessern. Durch die f r den Transmission-Code gew hlte Kodierung wird erreicht, dass gen gend berg nge von Null auf Eins im seriellen Signal vorhanden sind, um am Empf nger das Taktsignal rekonstruieren zu k nnen (clock recovery). Die Zahl der bertragenen Einsen sollte dabei stets ungef hr der Zahl der bertragenen Nullen entsprechen. Dies verhindert auch ein Driften der Signalpegel auf dem bertragungsmedium [6]. Die Kodierung erh ht ausserdem die Wahrscheinlichkeit, Einzelbitfehler oder Mehrbitfehler, die w hrend der bertragung oder beim Empfang auftreten, zu erkennen. Weiterhin bestehen einige der im Fibre-Channel-Standard vorgesehenen speziellen Zeichen aus einem bestimmten, leicht zu erkennenden Bitmuster, das dem Receiver hilft, die Wortausrichtung im einkommenden Bitstrom zu erkennen. Auf der HOTLink-CMC ist jeweils ein HOTLink-Empf nger pro Datenkanal vorhanden, insgesamt also vier St ck. Die Daten des Receivers werden von einem CPLD 4 weiterverarbeitet. Dort werden die 8 Bit Daten, die der Receiver ausgibt, entweder in 4- oder -Bit-Worte umgewandelt. Die Betriebsart ( oder 4 Bit) ist variabel: Die Daten von TDCs werden im Experiment im 4-Bit-Format bertragen, die Messdaten von ADC-Boards oder Z hlern dagegen im -Bit-Format. Die Front-End-Karte kann nach ihrem Einschalten das gew nschte Format f r die bertragung selbst festgelegen, indem sie eine bestimmte Kennung sendet, die ihren Betriebsmodus und Identikationsnummer enth lt. Sie wird solange gesendet, bis die Karte Initialisierungsdaten vom CATCH erh lt. Der CPLD ist so programmiert, dass er sich darauf einstellen kann. 4 Complex Programmable Logic Device

0 KAPITEL 4. DIE HOTLINK-KARTE Der CPLD schreibt die erhaltenen Bit breiten Daten wortweise in ein Bit breites FIFO 5. Auf der HOTLink-CMC wurden zwei 8 Bit FIFOs verwendet, da zum Zeitpunkt des Entwurfs der Karte noch keine Bit breiten FIFOs erh ltlich waren. Die vier berz hligen Pins werden als Signalpins (Flags DX0..DX) verwendet. Der CPLD erh lt nach Inbetriebnahme der Front-End-Karte von dieser zun chst ihre geographische ID (Ort am Detektor) und ihre pers nliche Identikationsnummer. Diese Daten werden ans CATCH bertragen, wobei ein Pin (DX0) von den oben erw hnten Flags zur bertragung dient. 4.. Clock Die experimentweite Clock (8.88 MHz) des TCS wird vom CATCH ber die HOTLink-CMC an die Front-Ends bertragen. Der Jitter 6 soll dabei sehr gering bleiben (bei COMPASS idealerweise etwa 0 ps). Die Clock wird ebenfalls als PECL-Signal bertragen. F r die Konvertierung des PECL-Signals und die Verteilung auf die vier RJ-45-Stecker wird ein MC00E-Chip der Firma Motorola eingesetzt. Die dierentiellen Signale werden sowohl am Frontend-Board als auch auf der HOTLink-CMC mit Kondensatoren entkoppelt und mit einem Widerstandsnetzwerk terminiert. Das Clock-Signal wird nicht f r die HOT-Fibre-CMCs verwendet. 4.. Trigger/User Das CATCH-Modul bertr gt via HOTLink-Karte auch das experimentweite Trigger-Signal an die Front-End-Karten. Die bertragung erfolgt als LVDS 7 -Signal, das von einem Wandler (DS90C0) erzeugt wird, bzw. als optisches Signal ber den Sendekanal der Glasfaser. Dabei gibt es vier verschiedene Arten von Signalen, die sich durch ihre L nge unterscheiden []: USER USER USER USER 4 Trigger (5ns) Beginn eines Spills und Denition eines Zeitnullpunkts (50 ns) Benutzerdeniert (z.b. Pre-Trigger, Ende eines Spills) (75 ns) Reset-Signal (00 ns) Die Triggersignale werden auf den Front-End-Boards von einem Dierenzverst rker in TTL 8 zur ckgewandelt und anhand ihrer L nge von von einem GAL 9 dekodiert, d.h. auf vier Signalleitungen (USER..4) verteilt. 5 First In First Out - Datenpuer 6 Der Jitter eines periodischen Signals ist die Schwankung der Periodendauer 7 Low Voltage Dierential Signal Signalstandard hnlich wie PECL 8 Transistor Transistor Logic: Signalstandard. Dabei werden Spannungen unter 0.8 V als logische Null interpretiert, Spannungen von.4 V und h her als logische Eins 9 Generic Array Logic, kongurierbare Logikbausteine der Firma Lattice Semiconductors

4.. DER COMPASS STANDARD F R HOTLINK-BOARDS U Start Setup-Data (4 bit) Stop 5V t 00 ns.4 us 00ns Abbildung 4.7: Standard f r die bertragung der Setup-Daten ber die HOTLink-Boards 4..4 Initialisierungsdaten Das CATCH-Modul hat die M glichkeit die Font-End Boards ber die HOTLink-CMC zu initialisieren. Von den HOT-Fibre-CMCs wird das Initialisierungssignal nicht bertragen. Initialisierung bedeutet, dass z.b. Schwellwerte f r die Diskriminatoren oder die gew nschte Au sung f r die TDCs auf den Front-End-Karten deniert werden k nnen. Dabei kann jede Front-End-Karte ihre eigenen Initialisierungsdaten erhalten. Die zum Setup einer Karte notwendigen Daten sind in einer Datenbank auf dem VME-Rechner im Crate gespeichert und werden nach der von der Karte bertragenen Identikationsnummer vergeben. Die Initialisierungsdaten werden synchron mit der Clock ber serielle Verbindung mit 9.7 MBaud bertragen. Die Daten werden in Paketen zu 4 Bit versandt, dabei ist folgende Kodierung gew hlt: Zuerst werden zwei Startbits (High, Low) gesendet, dann kommen 4 Bit Daten, und schlie lich zwei Stopbits (High, Low). Dies ist in Abb. 4.7 dargestellt. Diese Art der Kodierung entspricht einer als UART 0 bezeichneten Norm f r eine serielle Schnittstelle. Das 4-Bit-Datenformat entspricht dem Datenformat zur Initialisierung eines F. Beispielsweise sind f r die Initialisierung eines F insgesamt 56 Bit notwendig. Die bertragung der seriellen Daten erfolgt als TTL-Signal, mit dem sich auf den HOTLink-CMCs bendenden 74ALS04 Treiberbaustein, der das vom CATCH stammende Signal zugleich invertiert. Die Signale mit einer Frequenz von 9.7 MHz haben dabei einen Spannungshub von 5 V gegen Masse. In der Praxis bereitete die bertragung ber l ngere Strecken, ab etwa 0 m, Probleme. Sie traten in Verbindung mit dem auf den Front-End-Boards f r die Entkopplung vorgesehenen Optokoppler HP400 auf. Durch Wahl eines geeigneteren Kodierungsverfahrens, etwa analog zu dem bei HOTLink verwendeten, h tte man dies eventuell umgehen k nnen. 0 Universal Asynchronous Receiver/Transmitter

KAPITEL 4. DIE HOTLINK-KARTE RJ 45 Pins (option: MC00LVE > LVPECL) PECL PECL+ 8.88 MHz clock MC00E PECL :9 8 PECL 8 PECL + PECL MC00ELT TTL 5 4 LVDS LVDS+ DS90C0 LVDS TTL ispgalv0 USER DECODE USER (trigger) USER (time sync) USER USER 4 (reset) 6 +5V serial HCPL 400 SERIAL SETUP Abbildung 4.8: Signale, die am Front-End-Board anliegen

Kapitel 5 Der HOTLink-Tester F r das COMPASS-Experimentwerden sehr viele HOTLink-Boards (etwa 80 St ck, s. Tabelle 5.) ben tigt. An die Boards wird aber die Anforderung gestellt, v llig fehlerfrei zu arbeiten, da ein eventuelle bertragungsfehler ung ltige Daten beim Experiment implizieren. Der Test der Karten auf korrekte Funktion wurde bisher manuell durchgef hrt, was sehr zeitaufw ndig war. Ein kurzer berblick berdastestverfahren wird in Kapitel 7. gegeben. Hierbei wird deutlich, wie schwierig es ist, selbst bei solchverh ltnism ig einfachen Boards wie HOTLink, die beim Produktionsvorgang auftretenden Fehler zu identizieren und zu beheben. Deshalb werden f r gr ssere Schaltungen heute zunehmend automatisierte Testverfahren wie z.b. boundary scan eingesetzt. Boundary Scan wird beispielsweise auch bei COMPASS zum Test von CATCH verwendet [7]. Im industriellen Ma stab wird inzwischen auch optische Fehlererkennung auf den Fertigungsstrassen verwendet, wobei Bilderkennungsmethoden mit extrem hohen Rechenaufwand eingesetzt werden m ssen. Leider stehen weder solche Verfahren, noch Boundary-Scan bei der Produktion der HOTLink-Karten zur Verf gung. Vor allem aufgrund des hohen Zeitaufwandes beim Testen und der gro en Zahl der Boards, wurde deshalb ein Weg gesucht, das Testverfahren zu vereinfachen bzw. m glichst zu automatisieren. Weiterhin gab es bis jetzt keine M glichkeit die Eingangsseite der HOTFibre-CMCs zu testen. Zur L sung dieser Probleme soll der HOTLink-Tester (HLT) beitragen. Seine Konzeption vom Prototyp bis zum fertigen Ger t wird in den Abschnitten 5. bis 5.4 beschrieben. Detektor HOTLink-Boards Straws und Driftkammern 04 MWPC 56 Myon-Walls 8 Kalorimeter (ADC) 40 Micro-Megas (M) 5 Summe (HOTLink) 80 RICH (HOTFibre) 55 Tabelle 5.: Ben tigte Kan le und Zahl der HOTlink-Boards

4 KAPITEL 5. DER HOTLINK-TESTER Trigger OK Sending bit Data S/STP- oder Glasfaser-Kabel RJ45 RJ45 RJ45 RJ45 CPLD CPLD FIFO FIFO HOTLink-Tester HOTLink Board (im CATCH) Abbildung 5.: HOTLink-Tester als Simulation einer Front-End-Karte 5. Grundprinzip von HLT 5.. berblick Der HOTLink-Tester wird statt einer Front-End-Karte mit der HOTLink-Karte verbunden. Er ist als eigenst ndiges Ger t konzipiert, um die Testumgebung m glichst berschaubar zu halten. Die wichtigsten Designanforderungen f r ein solches Testger t sind wie folgt: kompakte Bauform mit integriertem Netzteil, so dass das Ger t auch mobil am Experiment eingesetzt werden kann, einfache Benutzerober che: Der HLT verf gt ber eine Fl ssigkristall-anzeige mit vier Zeilen zu je 0 Zeichen um Status- und Fehlermeldungen im Klartext auszugeben. Als Bedienelemente gibt es vier Taster und sechs Leuchtdioden f r zus tzliche Statusanzeigen, Test aller Ein- und Ausg nge der HOTLink- und HOTFibre-CMCs durch Senden von bestimmten Datenmustern Das Ger t soll einen Modus besitzen, der ein Front-End-Board komplett simuliert, so dass die korrekte Funktion der gesamten Auslese-Kette bei COMPASS evaluiert werden kann. 5.. Funktionsweise Der HOTLink-Tester wird ber vier S/STP- bzw. Glasfaser-Kabeln mit der zu testenden Karte verbunden (s. Abb. 5.). Test des Clock-Signals Der HLT misst die eingehende Clock f r alle Kan le bis auf 0 KHz genau und gibt das Ergebnis auf dem Display aus. Test des Triggersignals Danach werden die Trigger-Signale berpr ft, genauer wird auf die Signale USER bis USER4 gewartet.

5.. PROTOTYP DES HLT 5 Test der Initialisierungsdaten Es wird auf serielle Initialisierungsdaten (UART-signal) gewartet und diese in hexadezimaler Schreibweise auf dem Display angezeigt. Test der Datenleitungen Zum Test der Datenleitungen auf der HOTLink-CMC wird ein festes Datenmuster erzeugt, das eventuelle Bit-Fehler bzw. bersprechen aufdecken soll. Dabei kann man w hlen, ob Daten im Bit- oder 4-Bit-Format gesendet werden sollen. Die Daten werden vom VME-Rechner ausgewertet. Zum Test der HOTFibre-CMCs entf llt der Test des Clock- und UART-Signals, da ber die Glasfaser nur Daten und Trigger bertragen werden. Front-End-Simulation In diesem Modus soll sich der HLT wie eine echte Front-End-Karte verhalten, d.h. zun chst Identikationsdaten bermitteln, dann die seriellen Initialisierungsdaten empfangen und auswerten, und schlie lich zu jedem empfangenen Trigger-Signal Daten liefern. Diese Daten werden im HLT nach einem festgelegten Algorithmus erzeugt. Menu Zwischen den einzelnen Teststufen kann man mit Hilfe von Tastern umschalten. Der jeweilige Status wird auf den LEDs und auf dem Display angezeigt. Zur Auswahl zwischen den verschiedenen Testmodi ( Bit, 4 Bit und Front-End-Simulation) existiert ein ber die Taster erreichbares Men. 5. Prototyp des HLT Bereits vor Beginn meiner Staatsexamensarbeit waren zwei Exemplare des in Abb. 5. gezeigte FPGA-Demo-Boards der Firma Xilinx vorhanden. Sie dienen zur Einarbeitung und zur Erprobung des Umgangs mit programmierbaren Logikbausteinen. Auf ihnen sind zwei FPGAs angebracht, ein XC00A, sowie ein XC400E. Dabei wurde zum Experimentieren nur der letztere Chip verwendet. Er verf gt ber 00 Complex Logic Blocks (CLBs). Weiterhin sind auf dem Demo-Board DIP-Switches und Taster zur Steuerung, drei Siebensegmentanzeigen sowie zwei LED-Reihen zur Anzeige von Signalen vorhanden. Die FPGAs k nnen ber ein serielles Kabel vom PC aus konguriert werden. Das Demoboard erm glichte es, sich schnell mit den M glichkeiten der Programmierung von FPGAs und dem Design-Flow, also der Erstellung der Software f r das FPGA von der Beschreibung bis zum endg ltigen Produkt, vertraut zu machen (s. Kap. 6). So konnten recht fr h einfache Designs implementiert und gleich in echter Hardware erprobt werden. Die zahlreichvorhandenen LEDs und Schalter auf der Platine dienen zur Ein- und Ausgabe von Daten. Um auch sequentielle Logik ausprobieren zu k nnen, musste jedoch auf eines der Boards erst ein Oszillator (Clock) aufgel tet werden. F r eines der beiden FPGA-Demo-Boards existierte auch bereits eine Tochterplatine (Mezzanine), auf der alle zur Kommunikation mit einer HOTLink-CMC notwendigen Bauteile untergebracht sind (Schaltbild s. Abb. 5.). Dazu geh ren ausser dem HOTLink-Transmitter beispielsweise Wandler von LVDS bzw. PECL nach TTL, ein Optokoppler f r die Setup-Daten sowie ein Oszillator, der eine Clock von 40 MHz bereitstellt.

6 KAPITEL 5. DER HOTLINK-TESTER Abbildung 5.: Das Xilinx-FPGA Demoboard, das zum Rapid-Prototyping benutzt wurde +5V + +.5K 00 nf 00 nf 4 9, 84 DATA 8 D0 7 D FPGA 4 5 6 7 8 6 D 5 D 4 D4 D5 D6 CY7B9 (HotLink) OUT C + 9 +5V +5V +5V D7 OUT B - + 8 70 70 77 79 80 8 8 8 0K \ENA 4 \ENN 5 FOTO 9 SC/\D 0 SVS 7 MODE 5 \BISTEN CLK + OUT A - 7 6 K 0 pf 0pF 0pF 0pF.K 9K 00 0pF 0pF 8 + PECL HOTLINK 7-6 UART + 5 TRIGGEr LVDS- TRIGGER LVDS+ UART - 00 CLOCK + RJ45.5K 6 0 8 GND K.K 9K RI- 7 + CLOCK 40 MHz (gesockelt) 5 RI+ 6 RO 5 E 4 RO DS90C0 RI+ LVDSTTL RI- +5V TRIGGER CLOCK +5V UART 0. 8 vddo HCPL400 7 VE 6 VO NC AN CA 0 90 5 4 vsso NC GND Abbildung 5.: Mezzanine-Karte f r das FPGA-Demoboard

5.. INTERNER AUFBAU DES HLT 7 Mit dieser Kombination aus Demoboard und Tochterplatine war es m glich, alle wesentlichen Funktionen des HOTLink-Testers in einem vorl ugen Design zu implementieren und in realer Hardware statt nur in der Simulation am PC zu testen. Dies stellte sich beim Entwurf des Schaltplans f r den Tester als sehr vorteilhaft heraus, da wesentliche Details des Designs direkt vom Prototyp bernommen werden konnten, und auch Bauteile, wie z.b. die verwendete Fl ssigkristallanzeige (LC -Display), schon vorab erprobt werden konnten. Auch Teile des Designs, die nur schlecht oder mit gro em Aufwand am Rechner zu simulieren gewesen w ren, konnten so schon in Hardware im Labor getestet werden. Die Beschr nkung des Demoboards auf nur einen Datenkanal spielte f r diese Tests keine Rolle. Allerdings zeigte sich bald, dass das werksseitig auf dem Demoboard vorgesehene FPGA XC400E, der nur 00 Logic Blocks besitzt, nicht gen gend Kapazit t zur Verf gung stellt, um allen Anforderungen an das Prototyp-Design gerecht zu werden. Insbesondere die Ansteuerung des LC-Displays und die auszugebenden Statusmeldungen beanspruchten sehr viel Speicherplatz auf dem FPGA. Deshalb wurde ein pinkompatibles FPGA (XC400E) mit 400 CLBs angeschat. Dieser konnte Dank der gesockelten Bauweise problemlos eingebaut werden. Mit dem neuen FPGA konnte so ein Prototyp-Design erstellt werden, das den wesentlichen Anforderungen zum Test der Eingangsseite einer HOTLink-CMC bereits gen gte und auch in der Praxis eingesetzt werden kann. 5. Interner Aufbau des HLT In diesem Abschnitt wird auf die f r das HOTLink-Test-Board verwendeten Bauteile sowie auf Einzelheiten beim Design des Schaltplans und des Layouts eingegangen. Einen berblick ber die Oberseite des fertigen HLT gibt Abb. 5.4. SpartanXL FPGA Herzst ck des HOTLink-Testers sollte wie beim oben beschriebenen Prototyp ein FPGA sein. Aufgrund seiner gro en Geschwindigkeit und Speicherkapazit t wurde daf r ein FPGA des Typs SpartanXL40 der Firma Xilinx [8] verwendet. Das gleiche FPGA wird auch auf dem CATCH verwendet, wo er sich auch wegen seiner hohen Signalverarbeitungsgeschwindigkeit bew hrt hat. Der SpartanXL kann als Ersatz f r ein Bauteil mit bis zu 40.000 logischen Gattern dienen. Diese Baureihe ist ein Low-Cost FPGA (Preis: um die 0 USD). Ein FPGA dieses Typs besteht aus 784 CLBs, die durchkongurierbare Signalleitungen (routing channels) miteinander verbunden werden k nnen. Die CLBs sind als 8 8-Matrix angeordnet. Die Matrix aus CLBs ist von programmierbaren -Blocks umgeben. Einzelheiten des internen Aufbaus von FPGAs nden sich in [0] und [9]. Clock Auf dem HOTLink-Tester bendet sich ein in SMD -Technik montierter Oszillator mit 8.88 MHz. Er ist direkt mit dem SpartanXL verbunden und stellt den Referenztakt zur Verf gung, mit dem z.b. das Display betrieben wird und die Messung der eingehenden Clock Liquid Crystal Surface Mounted Device