13 Programmierbare Speicher- und Logikbausteine

Transkript

1 13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares ROM Löschbar: EPROM Ultraviolett Löschung EEPROM Elektrisch löschbar (incircuit) Random Access Memory (RAM) Schreib- Lesespeicher Flüchtig SRAM (Statisch) DRAM (Dynamisch) Speicherung einer Logikfunktion Programmable Logic Device (PLD) Nichtflüchtig Programmable Array Logic (PAL) SOP-Architektur Elektrisch löschbar (incircuit programmable) Complex PLD (CPLD) Matrix Architektur von mehreren PALs Field Programmable Gate Array (FPGA) Flüchtig / Nichtflüchtig Matrix Architektur von konfigurierbaren Logikblöcken (Lookup Tabellen in CLBs) Hierarchisch strukturierte kombinatorische Logik möglich DIGITALTECHNIK 13-1

2 Übersicht PLD-Bausteine (programmable logic devices) können zur Implementierung beliebiger Logikfunktionen verwendet werden. Der Anwender konfiguriert / programmiert die gewünschte Logikfunktion. Das Ziel ist die Verwendung eines einzigen IC-Typs für eine Vielfalt verschiedener Logikfunktionen. Der Anwender kann eine große Zahl verschiedener Teilfunktionen seines Entwurfs in einem PLD-IC unterbringen. Eine reduzierte Anzahl von ICs auf dem Board reduziert dessen Fläche und erhöht dessen Zuverläsigkeit. Die Entwicklungsflexibilität steigt an da Designfehler im PLD korrigiert werden können, ohne das Board ändern zu müssen, was üblicherweise länger dauert, als eine Software-Änderung. Hier werden zwei Gruppen programmierbarer Bausteine betrachtet: Programmable Read Only Memories (PROMs) sowie Programmable Array Logic (PAL). Beide Familien sind als Bausteine verfügbar, die sich in der Schaltung rekonfigurieren lassen (in system programmable isp). Mit Ausnahme der FPGAs haben alle (C)PLDs eine Gemeinsamkeit: Sie besitzen zwei UND/ODER Matrixen zur Verknüpfung der Ein- und Ausgänge. Die verschiedenen PLD-Typen unterscheiden sich in Breite und Programmierbarkeit dieser beiden Matrixen. DIGITALTECHNIK 13-2

3 13.1 Programmierbare nichtflüchtige Speicher (Programmable Read Only Memory PROM) Ein PROM ist ein Speicher mit n-eingängen und k-ausgängen, der einen n/2 n -Decoder (festprogrammierte UND-Matrix), sowie eine programmierbare ODER-Matrix besitzt. Die n-bit breiten Eingangsinformationen werden Adressen genannt. Jede Eingangsadresse selektiert eine von 2 n Minterm-Ausgangsleitungen des Dekoders. Alle 2 n Minterm-Leitungen können auf jeden der k ODER-Ausgänge gelegt werden. Jede mögliche ODER-Verbindung entspricht einem Programmierbit. Mit m=2 n lassen sich in einem m x k-prom (2 n k) Bit programmieren. Dies entspricht 2 n -Speicherworten mit einer Wortbreite von k-bits. Durch Anlegen einer Adresse am Eingang erscheint das zugehörige Speicherwort am Ausgang. I 0 I 1 I n-1 n 2 n Adress Decoder Unprogrammierbare UND Matrix Programmierbarer ODER-Speicher 2 n /k Matrix O 0 O 1 O k-1 2 n Mintermcode Leitungen DIGITALTECHNIK 13-3

4 Symbolische Darstellung eines 8x4 PROMs Die UND-Matrix eines PROMs stellt einen Decoder dar, der als Mintermcode Generator aufgebaut ist. Zur Programmierung des PROMs, müssen alle Eingangs- und Ausgangsleitungen in eine kanonische SOP-Darstellung gebracht werden, d.h. minimierte Gleichungen können nicht verwendet werden. Jeder Minterm läßt sich in allen ODER- Verknüpfungen verwenden. Die Wahrheitstabelle, die das kombinatorische System beschreibt, entspricht der Programmiertabelle. Beispiel: Paritätsgenerator für 3 Eingangsbits und ungerade Parität: Alle Minterme mit einer geraden Anzahl von '1' müssen am ODER-Gatter angeschlossen werden. DIGITALTECHNIK 13-4

5 Beispiel:16Kx8 ROM TMS Schaltsymbol (aus [3]) DIGITALTECHNIK 13-5

6 2-Bit Komparator mit 16x3 PROM Dez. B1 B0 A1 A0 ALTB AEQB AGTB DIGITALTECHNIK 13-6

7 13.2 PALs (Programmable Array Logic Devices) Ein PAL ist ein programmierbarer Logikbaustein mit n-eingängen und k-ausgängen, dessen Eingangs-UND-Matrix programmierbar ist. Die UND-Matrix erzeugt p Produktterme, die in die ODER-Matrix geführt werden. In der zweiten Matrix wird eine feste Zahl von Produkttermen zu je einem Ausgang ODER verknüpft. Ein Produktterm kann nicht für mehrere Ausgänge gemeinsam verwendet werden. Normalerweise können alle n-eingänge in jedem Produktterm verwendet werden (Datenblatt beachten). Die Kennzeichnung eines PALs erfolgt durch: n x p x k Anzahl der: Eing. x Prod.Terme x Ausgänge I 0 I 1 I n-1 Programmierbare UND-Matrix Mit 2*n Eingängen p 0 p 1 p p-1 Nichtprogrammierbare ODER- Matrix O 0 O 1 O k-1 p Produktterm Leitungen DIGITALTECHNIK 13-7

8 Symbolische Darstellung eines 9 x 20 x 4 PALs Bei PAL-Anwendungen empfiehlt sich eine vorhergehende SOP-Minimierung, da eine reduzierte Anzahl von P-Termen in einem kombinatorischen Ausdruck eine bessere Nutzung der PAL-Hardware ermöglicht. Nur die tatsächlich notwendigen Eingänge müssen in der UND-Matrix programmiert werden. Jeder Produktterm ist einem speziellen ODER-Gatter zugeordnet. Beispiel: 2-Bit Komparator AGTB = ( B1 A1) ( B0 A1 A0) ( B1 B0 A0) ALTB = (B1 A1) (B0 A1 A0) (B1 B0 A0) AEQB = m 0 m 5 m 10 m 15 DIGITALTECHNIK 13-8

9 (hypothetischer) PAL 4L1: Ausgangszellen von PALs (I) Jeder Ausgang besitzt bis zu 8 Produktterme. Drei Eingänge. Ein bidirektionaler Ausgang IO_0 (Kennbuchstabe B in der PAL-Bezeichnung). Alternativ: Rückführung (Feedback) in die UND-Matrix zur Produktterm- Erweiterung. Programmierbarer Ausgangsinverter ü- ber Produktterm. Output-Enable über Produktterm. DIGITALTECHNIK 13-9

10 (hypothetischer) PAL 3R1: Ausgangszellen von PALs (II) Jeder Ausgang besitzt bis zu 8 Produktterme. Drei Eingänge. Ein Ausgang O0, der über ein Flipflop (Register) geführt wird (Kennbuchst. R in der PAL-Bezeichnung). Rückführung (Feedback) in die UND- Matrix zur Produktterm-Erweiterung. Output-Enable über gesonderten Eingang. Neben den B- und R-Typen existieren die am meisten verbreiteten V-Typen (z.b. GAL / PALCE22V10), bei denen die Ausgangsfunktionen über einen programmierbaren Multiplexer einstellbar sind. (Output Logic Macro Cell OLMC) DIGITALTECHNIK 13-10

11 Kombinatorische Logik mit PROMs und PLDs PROM PAL Programmierbar ODER-Matrix. UND-Matrix. Vorteil Gemeinsam nutzbare Minterme. Implementierungsvorteile bei minimierten Gleichungen. Nachteil Volle SOP-Darstellung mit vollständigen Keine gemeinsam nutzbaren Produktterme, Mintermen erforderlich. wegen fester Zuordnung zu den ODER-Gattern. Nutzung im Labor: CPLD: Xilinx-XC95108 (vgl. Datenblattauszüge) FPGA: Xilinx-XC2S50 ( Gatteräquivalente) Hinweis: Mit hochkomplexen FPGAs lassen sich heute logische Schaltungen mit einer Komplexität von mehr als 4 Mio. Gattern implementieren. Damit lassen sich z.b. komplette Mikroprozessoren und Signalprozessoren realisieren. DIGITALTECHNIK 13-11