Impedanz: Surface Microstrip



Ähnliche Dokumente
Multilayer-Bauplan. CAD und CAM Spezifikationen. Multilayer-Bautyp 4M15FR4I93K35


Multilayer: Syntax für Bautypen

Webinar 2013: Verbesserte Signalintegrität durch impedanzangepasste Leiterplatten

Harmonisierung von Multilayeraufbauten

IPC Teil: 4. Basis Material für HDI. Eine grosse Auswahl

H mm. H mm

HDI Leiterplatten. Publikationen

Steg Dicke. Kupfer. a) Pad : ØIsolation ØPad + 0.6mm ØPad ØBohrung + 0.4mm b) Bohrung : ØIsolation ØBohrung + 0.6mm. Ø Pad

IPC Normungen zum Bereich Micro Vias/HDI

UNTERNEHMEN. Forschungsschwerpunkt Technologien der Mikroperipherik 1

Webinar 2014: Vorteile für Starrflex & Co.: Impedanzkontrolle für gute Signalintegrität. Würth Elektronik Circuit Board Technology


Die Hochstromleiterplatte Systemintegration von Stromschienen und Elektronik

Multilayersysteme. Voraussetzung für die schnelle Verarbeitung hoher Datenraten. Arnold Wiemers

CONday Hochfrequenz-Technologie

IST Interconnect Stress Test

Leiterplattenpraxis. Beispiele Layout und Produzierfähigkeit

HF-Übertragung auf Leiterplatten, Impedanzen, Simulation und Messung von verlustbehafteten Leitungen. Hermann Reischer

Technologietag. Spezielle Leiterplatten-Technologien

Insulated Metal Substrate (IMS) im Porträt. Seite 1

EMV gerechtes Leiterplattendesign ist keine Magie

LeiterplattenAkademie. Leiterplatten 50...Basismaterial. Arnold Wiemers. Seminar und Tutorial

Bohrungen. Publikationen

B-IS400 IS420/3 IS400 IS420 PCL370HR. Temperaturbeständige Mittel- und Hoch-T g - Basismaterialien mit hoher Zyklenfestigkeit CAF ENHANCED

Fertigung von Leiterplatten mit definierten Impedanzen in der Jenaer Leiterplatten GmbH

by MOS Schnell - preiswert - Serienqualität LEITERPLATTENTECHNIK FÜR DIE ZUKUNFT

Goldbasispreis: 38 / Platinbasispreis: 32 / Palladiumbasispreis: 24 (Preis/g) Wandstärke: 1.3 mm Breite: 3 mm

Berechnung des Wärmedurchgangskoeffizienten U f

Nachweis Wärmedurchgangskoeffizient Temperaturfaktor

DURAVER -E-Cu Qualität 104 ML

Leiterplatten Pool-Service

Design-Richtlinie für flexible Leiterplatten

Bypässe für hohe Ströme Wirelaid - Partielle Hochstromlösungen, Technologie und Anwendung.

Jenaer Leiterplatten GmbH. Darstellung der Technologie zur Herstellung von LP mit erhöhten Anforderungen. Seite 1

Impedanzkontrollierte Multilayer - Theorie - Modellierung - Impedanzmessung

LeiterplattenAkademie

Starrflex in Verbindung mit USB3

DESIGNRULES (Stand: 08. Juli 2009)

Dämpfungssimulation und messung für. Polar Instruments

Leiterplatten Europaproduktion

Mikrofeinstleitertechnik

Wege in die 3. Dimension von Leiterplatten. FED-Regionalgruppe Österreich

Leiterplatten mit oberflächenmontierten Bauelementen

Nachweis. U f = 1,2 W/(m 2 K) Wärmedurchgangskoeffizienten. Prüfbericht Hocoplast Bauelemente GmbH Landshuterstr. 91.

2.54 mm Stromversorgungsanschlüsse für Backplanes. Katalog D /06 Ausgabe 2

LLC "AluminTechno" Minsk area, Minsk region, FEZ "Minsk" Selitskogo Str. 21, 211

Regionalgruppe Berlin HDI - Signalintegrität

Hohe Ströme in sicheren Bahnen.

Designer-Tag. 15. Juni 2010 Würzburg. Arnold Wiemers. LA - LeiterplattenAkademie GmbH. Anforderungen an das Design von Leiterbildstrukturen 85µm

Die Eigenschaften von Basismaterialien für elektronische Baugruppen

ECKPROFIL. gerade * * Art.Nr : mm ECKPROFIL. gerade * * Art.Nr : mm ECKPROFIL.

Flexible und starr-flexible Schaltungen

Seit dem Bestehen der Firma KTT Testengineering GmbH ist der Adapterbau ein we sentlicher Bestandteil der Qualtätssicherung

Technologie Starre Leiterplatten Rev Für den aktuellsten Stand besuchen Sie bitte

Ihr Durchblick bei Flex / Starrflex / FR4 Semiflex

DC-Sputter- Stromversorgungen

Prozeße, Möglichkeiten und Strategien für komplexere Baugruppen. Das Pluggen von Leiterplatten

Linearaktuatoren. Typen Anwendungsgebiete. Berechnungen Probleme 1-16

Programmteil Kapazitätsplanung

Dickkupfer Leiterplatten und deren Einsatz

Dipl.-Ing. Martin Sachs, DB Electronic Daniel Böck GmbH

Empfehlungen für das fertigungsgerechte Design

Regeln Regel n für di ür e di Nutzen ges tzen ges ltun tun Sven N ehrd r ic i h Jenaer aer L eit ei er t p er lat l t at en Gm G b m H

Längenmessung, Toleranzen und Messunsicherheit

B-DE 104/3. DURAVER -E-Cu Qualität 104 Qualität 104 KF Qualität 104 TS

Neues zum Blitzschutz (Teil 2)

TEC-BULLETIN FLYING PROBE TESTER

FDI -Wellendichtring Typ: 01-11

Flexible- und Starrflexible Leiterplatten

IL3 Innenlage 35µm Kupfer. 1x1080 FR4 1x2116 FR4 Bot L4 Außenlage 35µm Kupfer

Häusermann, Light&Building, Frankfurt - Halle 4, Stand G14. HSMtec-Leiterplatten attraktive Alternative zur IMS-Technologie

Charakterisierung von Dickfilmpasten

Leiterplatten 6 Hochschulseminar

Kontrollstrukturen und Funktionen in C

IST Interconnect Stress Test Zuverlässigkeitstest an Leiterplatten. Hermann Reischer/Polar Instruments GmbH

#5: Konturanalyse und statistische Auswertung

erotic-fotobuch.de Ihre privaten Bilder: Hochwertig, sicher und diskret. Preisliste 2015

3. Signalleitungen auf Leiterplatten mit kontrollierter Impedanz

Technische Parameter von Leiterplatten, die durch Techno-Service S.A. hergestellt werden

DESIGNRULES (Stand: )

DURAVER -E-Cu Qualität 104i ML

Technologische Informationen bezüglich Leiterplatten von der Firma Basista Leiterplatten

Datenblatt Kurzhubtaster MICON 5

Richtlinien für die Fertigung von Flachbaugruppen bei - ZE - DESY ZE. Service-Zentrum Elektronik. Version 4

Embedding Technologie Design Guide

Impedanzkontrollierte Leiterplatten

SERVOKAT-GD Schachtabdeckungen aus Stahl/Edelstahl Klasse B 125/M 125

Nachweis längenbezogener Wärmedurchgangskoeffizient


B 2. " Zeigen Sie, dass die Wahrscheinlichkeit, dass eine Leiterplatte akzeptiert wird, 0,93 beträgt. (genauerer Wert: 0,933).!:!!

Schnittstellenproblematik bei der Wärmemengenzählung

Werbe - Fahrradständer Modell CORNER

DESIGN GUIDE Version 1.4. Design Guide für Hochstromlösungen mit WIRELAID

Transkript:

: Surface Microstrip 173 1.0 Anwendung Für das Layout impedanzkontrollierter Multilayer kann die signalführende auf eine Außenlage über eine Potentialreferenz gelegt werden. 2.0 Surface Microstrip 2.1 Beispiel Surface Microstrip Die ebene liegt über dem Potential auf einer Außenlage und ist nicht mit Lötstoplack abgedeckt. Der aktive Bereich kann eine doppelseitige Leiterplatte oder Teil eines Multilayers sein. Parameter für die berechnung sind: 1.) die breite 2.) die Kupferdicke 3.) die Laminatdicke (= Abstand / Potential) 4.) die Dielektrizitätskonstante des Laminates (= ε r ) Leiterbreite aktive ε r Kupferdicke Laminatdicke Potentialreferenz Hinweis + Potential für die Basislaminat en (ohne Einfluß) Bei impedanzkontrollierten Multilayern sollten die Kerne außenliegen Prepreg Micstrip.1 --

2.2 Tabelle : Surface Microstrip 100ym-Laminat Prepregs : keine 300ym X 43.3 42.8 200ym X 55.0 54.0 150ym X 63.8 62.5 120ym X 70.8 69.1 100ym X 76.4 100ym 174 2.3 Tabelle 120ym-Laminat Prepregs : keine 300ym X 48.8 48.1 200ym X 61.2 60.1 150ym X 70.3 68.9 120ym X 77.5 75.7 100ym X 83.3 120ym 2.4 Tabelle 160ym-Laminat Prepregs : keine 300ym X 58.2 57.4 200ym X 71.5 70.2 150ym X 81.1 79.4 120ym X 88.5 86.4 100ym X 94.4 160ym (*)"17ym"= 5ym(Basiskupfer)+28ym(DK.Kupfer) = 33ym(effektiv) "35ym"= 17ym(Basiskupfer)+28ym(DK.Kupfer)= 45ym(effektiv) Micstrip.2 21.01.2002 / Wi,HM

2.5 Tabelle : Surface Microstrip 200ym-Laminat Prepregs : keine 300ym X 66.1 65.2 200ym X 80.0 78.5 150ym X 89.8 88.0 120ym X 97.3 95.1 200ym 100ym X 103.3 175 2.6 Tabelle 360ym-Laminat Prepregs : keine 300ym X 88.8 87.5 200ym X 103.5 101.7 150ym X 113.7 111.5 120ym X 121.4 118.8 360ym 100ym X 127.5 2.7 Tabelle 700ym-Laminat Prepregs : keine 300ym X 116.2 114.8 200ym X 131.4 129.3 150ym X 141.7 139.2 700ym 120ym X 149.4 146.5 100ym X 155.5 (*)"17ym"= 5ym(Basiskupfer)+28ym(DK.Kupfer) = 33ym(effektiv) "35ym"= 17ym(Basiskupfer)+28ym(DK.Kupfer)= 45ym(effektiv) Micstrip.3 21.01.2002 / Wi,HM

: Surface Microstrip 3.0 Beispiel 1 Bauplan für einen 6-Lagen-Multilayer, FR4, Aufbau symmetrisch, außenliegende 100ym-Kerne. 176 Multilayer-Bautyp 6M16FR4I10I93K17 mm Material File-Typ CAD-Layer -Typ : 1080 (0.035 kontaktiert) 0.100 FR4 *.BS *.I2(N) *.I3(N) frei 0.930 FR4 300ym 200ym 150ym 120ym 42.8 54.0 62.5 69.1 0.100 FR4 (0.035 kontaktiert) Verpreßt 1.38-1.56 mm Endstärke Bleizinn 1.47-1.66 mm (mit Lötstoplack) Hot-Air 1.49-1.69 mm Gold 1.46-1.65 mm *.I4(N) *.I5(N) *.LS frei Micstrip.4 22.01.2002 / Wi,HM

: Surface Microstrip 3.1 Beispiel 2 Bauplan für einen 4-Lagen-Multilayer, FR4, Aufbau symmetrisch, außenliegende 200ym-Kerne. 177 Multilayer-Bautyp 4M15FR4I20K35V1 mm Material File-Typ CAD-Layer (0.100 Prepreg-Typ : 2125) (0.180 Prepreg-Typ : 7628) (0.070 kontaktiert) *.BS 0.200 FR4 0.100 Prepreg *.I2(N) 0.180 Prepreg 0.180 Prepreg 300ym 200ym 65.2 78.5 150ym 88.0 0.180 Prepreg 120ym 95.1 0.100 Prepreg 0.200 FR4 (0.070 kontaktiert) Verpreßt 1.21-1.37 mm Endstärke Bleizinn 1.30-1.47 mm (mit Lötstoplack) Hot-Air 1.33-1.49 mm Gold 1.29-1.46 mm *.I3(N) *.LS Micstrip.5 22.01.2002 / Wi

: Surface Microstrip 3.1.1 Testcoupon Aufbau des Testcoupons für den Multilayer-Bautyp "4M15FR4I20K35V1". 178 Layer Coupon BS I2 BS I3 LS BS I2 LS I3 1 I2 I3 2 LS Paarweise zusammengehörende Lagengruppen sind: 1 2 BS I2 I3 LS Potentialreferenz Potentialreferenz 4.0 Hinweis Alle Berechnungen ohne Berücksichtigung der Toleranz für Laminate, Pressen, Ätzen und Kontaktieren. Berechnungssoftware: "Polar CITS25 Version 2.0.3.0". Alle Angaben sind ohne Gewähr. Micstrip.6 14.11.2000 / Wi --