Jörg Schulze Konzepte siliziumbasierter MOS-Bauelemente Mit 458 Abbildungen und 29 Tabellen 4Q Springer
Inhaltsverzeichnis Einleitung 1 E. 1 International Electron Devices Meeting (IEDM, USA) 5 E.2 International Conference on Solid State Devices and Materials 11 (SSDM, Japan) E.3 European Solid State Devices Research Conference 15 (ESSDERC, Europa) E.4 Statistische Zusammenfassung 19 1 Logik und Speicherstrukturen und prinzipielles 25 MOSFET-Verhalten 1.1 Der CMOS-Inverter für Logikschaltungen 25 1.1.1 NMOS- und PMOS-Inverterstrukturen 25 1.1.2 Das Power-Delay"-Produkt 26 1.1.3 Der CMOS-Inverter 28 1.1.4 Aufbau von CMOS-Invertern und das Verhalten von MOS- 31 Feldeffekt Transistoren 1.1.5 Herstellung eines lateralen MOSFETs der Technologiegene- 59 ration < 0,25 um 1.1.6 Unterschiede zwischen vertikalen und lateralen MOSFETs 60 1.2 Silizium- und MOSFET-basierte Speicherstrukturen 62 1.2.1 Der DRAM 63 1.2.2 Der SRAM 66 1.2.3 DerEEPROM 68 1.3 Silizium-basierte Leistungs-MOSFETs 74 1.3.1 Grundtypen Silizium-basierter Leistungs-MOSFETs 74 1.3.2 Bipolartransistoren 78 1.3.3 Thyristoren und IG(B)Ts 82 2 Vertikal- und Quasivertikalkonzepte Silizium-basierter 87 CMOS-Logik und Hochfrequenz-Technologie 2.1 Konventionelle vertikale MOSFET-Konzepte 96 2.1.1 V-Graben Konzepte 96 2.1.2 Der V-Graben Insulated Gate Avalanche Transistor" 99 (VIGAT) 2.1.3 Der V-Graben MOSFET (VMOSFET) 102
xii Inhaltsverzeichnis 2.1.4 SOI-Substrate 105 2.1.5 Der vertikale MOSFET 108 2.1.6 Übersicht weiterer vertikaler MOSFET-Konzepte 112 2.2 Alternative vertikale MOSFET-Konzepte 119 2.2.1 Das Problem der Überlappkapazitäten 120 2.2.2 Problem der Grenzflächenzustandsdichten, Grenzflächenrau- 123 higkeiten und verminderten Ladungsträgerbeweglichkeiten im vertikalen Transistorkanal 2.2.3 Lösung des Problems der Überlappkapazitäten - Der VRG- 129 MOSFET und Pillar"-MOSFET-Konzepte 2.2.4 Der vertikale Pillar"-MOSFET mit einem Silicon-On-Insu- 146 lator"-kanalgebiet (SOI-MOSFET) 2.2.5 Mögliche Lösung des Problems der Grenzflächenzustands- 147 dichte durch Surface Engineering" - Oberflächenphasen 2.2.6 Lösung des Problems der geringeren Ladungsträgerbeweg- 151 lichkeiten und des Problems des floatenden" Kanalgebietes durch Channel Engineering" - Der vertikale MOSFET mit verspanntem Silizium-Kanal auf SiGe (SSC-MOSFET) 2.2.7 Lösung des Problems der geringeren Ladungsträgerbeweg- 154 lichkeiten und des Problems des floatenden" Kanalgebietes durch Channel Engineering" - Der vertikale Planar-Doped Barrier"-MOSFET (PDBFET) 2.3 Vertikale MOSFET-Konzepte mit intrinsischem Kanal- 175 gebiet 2.3.1 Der vertikale Intrinsic Channel"-MOSFET mit einem 177 Silicon-On-Insulator"-Kanalgebiet(IC-SOI-FET) 2.3.2 Der vertikale Intrinsic Channel"-MOSFET mit einem 181 Silicon-On-Nothing"-Kanalgebiet(IC-SON-FET) 2.4 Vertikale Quanten-MOSFETs 192 2.4.1 Der vertikale Tunnel-FET mit MOS-Gate-gesteuertem 193 Tunnelübergang (Tunnel-MOSFET) 2.4.2 Der vertikale Few Electron"-Transistor (VFET) bzw. 210 Single Electron"-Transistor (VSET) 2.5 Quasivertikale MOSFET-Konzepte 230 2.5.1 Der quasivertikale Buried Gate"-MOSFET (BG-MOSFET) 230 2.5.2 Der quasivertikale Modulation Doped" SiGe-FET (SiGe- 235 MODFET) 2.5.3 Der quasivertikale SiGe-MOSFET 246 2.5.4 Der quasivertikale SiGe-MOSFET mit einem Strained-Si- 257 licon-on-insulator" Kanalgebiet (SiGe-S SOI-MOSFET) 2.5.5 Der Atomic Layer Deposition"-MOSFET (ALD-MOSFET) 259 2.5.6 Der quasivertikale Intrinsic Channel"-MOSFET mit einem 261,,Silicon-On-Nothing"-Kanalgebiet(IC-SON-FET)
Inhaltsverzeichnis xiii 3 Auf vertikalen bzw. quasivertikalen Transistoren basie- 271 rende Speicher 3.1 Vertikale DRAM-Konzepte 271 3.1.1 Die Buried-Source VMOSFET" DRAM-Zelle (VMOS- 274 DRAM-Zelle) 3.1.2 Die Surrounding Gate Transistor" DRAM-Zelle (SGT- 278 Zelle) 3.1.3 Die Vertical Access Transistor and Buried Strap" DRAM- 283 Zelle (VERIBEST-Zelle) 3.1.4 Die Fully-Depleted Surrounding Gate Transistor" DRAM- 291 Zelle (FD-SGT-Zelle) 3.2 Vertikale und quasivertikale SRAM-Konzepte 297 3.2.1 Vertikale und quasivertikale Transistoren für 6-Transistor- 300 SRAM-Zellen 3.2.2 Die quasivertikale Thyristor-basierte SRAM-Zelle (T-RAM- 306 Zelle) 3.2.3 Die vertikale SRAM-Zelle basierend auf einer bistabilen 311 Diode (BD-SRAM-Zelle) 3.3 Vertikale und quasivertikale Konzepte nicht-flüchtiger Spei- 315 eher (NVM-Konzepte) 3.3.1 Die TMOSFET-ROM-Zelle (TMOS-Zelle) 316 3.3.2 Die Record-On-Silicon" ROM-Zelle (ROS-Zelle) 317 3.3.3 Die V-Graben EEPROM-Zelle (VEEPROM-Zelle) 321 3.3.4 Die 3D Sidewall" Flash-EPROM-Zelle (SF-EPROM-Zelle) 324 3.3.5 Die Stacked-Surrounding Gate Transistor" Flash-EPROM- 329 Zelle (SSGT-Zelle) 3.3.6 Der Scalable Two-Transistor Memory" (STTM-Zelle) 332 4 Vertikal- und Quasivertikalkonzepte Silizium-basierter 337 Leistungs-MOSFETs 4.1 Konzepte vertikaler Leistungs-MOSFETs 346 4.1.1 Der vertikale V- bzw. U-Graben Power-MOSFET (Power- 346 (V/U)MOSFET) 4.1.2 Der vertikale Insulated Gate" GTO-Thyristor" (GTO-IGT) 353 4.1.3 Der vertikale Insulated Gate Bipolar Transistor" (IGBT) 357 4.1.4 Der vertikale Planar Doped Barrier" Power-MOSFET 359 (Power-PDBFET) 4.1.5 Der vertikale Power-UMOSFET mit Common Source" 367 4.2 Konzepte quasivertikaler Leistungs-MOSFETs 371 4.2.1 Der quasivertikale Vertical Drain" Power-MOSFET (VD- 371 Power-MOSFET) 4.2.2 Der Double-Diffused/Implanted" (SOI-)Power-MOSFET 375 ((SOI-)DMOS) 4.2.3 Der quasivertikale Depletion Mode" V-Graben Power- 385 MOSFET (DM-Power-VMOSFET)
xiv Inhaltsverzeichnis 4.2.4 Der quasivertikale Insulated Gate Thyristor" (IGT) 387 4.2.5 Der quasivertikale CoolMOS 396 4.2.6 Der quasivertikale Oxide-Bypassed" DMOS (OBDMOS) 401 Nachwort 405 Quellen- und Literaturverzeichnis 409