Physikalische Grundlagen der Halbleitertechnik

Transkript

1

2 Vorwort 15 Teil I Grundlagen integrierter Schaltungen 19 Kapitel 1 Technologien der Mikroelektronik Leiterplattentechnik Hybridtechnik Halbleitertechnik Integrierte Schaltungen Aufbau einer integrierten Schaltung Entwurfsprozess integrierter Schaltungen Kapitel 2 Physikalische Grundlagen der Halbleitertechnik Grundlagen der Halbleiterphysik Vom einzelnen Quantentrog zur Bandstruktur von Halbleitern Der Formalismus der Quantenmechanik Bindungen und Austauschwechselwirkung Der Spin des Elektrons Die Entstehung von Bändern Bandstruktur und Ladungsträgertransport Fermi-Energie und die Ladungsträgerkonzentration Akzeptoren und Donatoren Driftstrom und Diffusionsstrom Eigenschaften von Silizium Kapitel 3 Integrierte Bauelemente Der PN-Übergang Aufbau und Funktionsweise Der PN-Übergang im stromlosen Zustand Der PN-Übergang mit äußerer Spannung Die Kapazität eines PN-Übergangs Durchbruchspannung einer Diode Einfluss der Rekombination Der Bipolar-Transistor Funktionsweise des Bipolar-Transistors Beschaltung eines Bipolar-Transistors Kleinsignalgrößen Kleinsignal-Ersatzschaltbild Aufbau eines integrierten Bipolar-Transistors

3 3.2.6 Temperaturabhängigkeiten von Transistorparametern Frequenzverhalten von Bipolar-Transistoren Transistorsymbole Ersatzschaltbild und SPICE-Parameter des Bipolar-Transistors Der Junction-FET (JFET) Funktionsweise Kennliniengleichung Aufbau eines integrierten JFETs Kleinsignalgrößen Symbole des JFETs Frequenzverhalten Ersatzschaltbild und SPICE-Parameter des JFETs Der MOSFET Aufbau und Funktionsweise Kennlinien eines MOSFETs Weitere MOSFET-Typen und ihre Schaltungssymbole CMOS-Transistorpaar Kleinsignalgrößen Temperaturverhalten Ersatzschaltbild und SPICE-Parameter des MOSFETs Passive Bauelemente Widerstände Kondensatoren Kurzkanaleffekte und Skalierung Geschwindigkeit eines MOSETs: Optimierung der Taktfrequenzen MOS-Speicher Dynamic Random Access Memories (DRAM) Static Random Access Memories (SRAM) Floating-Gate-Speicher Kapitel 4 Technologie integrierter Schaltungen Wafer-Herstellung Klassische Silizium-Technologie SOI Silicon On Insulator Lithografie und Reinraumtechnik Fotoresist Maskentechnik und Belichtung Reinräume Dotierung Ionenimplantation Diffusion

4 4.4 Schichttechnik Sputtern CVD-Verfahren Aufdampfverfahren Thermische Oxidation Silizierung Ätztechnik Nassätzen Trockenätzen Metallisierung, Planarisierung und Durchkontaktierung in integrierten Schaltungen Leiterbahnen Planarisierung Kontakte und Vias Kapitel 5 Aufbau- und Verbindungstechnik integrierter Schaltungen Vom Front-End zum Back-End Kontaktierung und Befestigung integrierter Schaltungen Drahtbonden: Chip-and-Wire Flip-Chip-Kontaktierung Tape-Automated-Bonding Chipbefestigung Single-Chip-Packaging Packages für die THT-Montage: DIP, SIP und PGA Packages für die SMT-Montage: SOP, QFP und BGA Eigenschaften von Vergussmasse und Lead-Frame in Kunststoffgehäusen Direktmontage: Chip-On-Board Multi-Chip-Packaging Kapitel 6 Defektmechanismen und Teststrategien Ausfallmechanismen und Defekte in integrierten Schaltungen Teststrategien für integrierte Schaltungen Funktionaler Test Struktureller Test Testabläufe Test digitaler Schaltungen Fehlermodelle und Testmustererzeugung Testfreundlicher Entwurf digitaler ICs Test analoger Schaltungen Test eines analogen ASICs Testaufbauten und Electrical Test Specification (ETS) Testprozedur

5 Teil II Prozesse und Layout integrierter Schaltungen 251 Kapitel 7 Standardprozesse der IC-Fertigung Layer und Masken Prozessanbieter und Prozesse ein Überblick Bipolar-Prozesse Standard-Bipolar-Prozess (C36) Erweiterter Bipolar-Prozess (C14)) Widerstände in Bipolar-Prozessen Kondensatoren in Bipolar-Prozessen CMOS-Prozesse CMOS-Standardprozess (CM5) Fortschrittliche CMOS-Prozesse Widerstände in CMOS-Prozessen Kondensatoren in CMOS-Prozessen Bipolar-CMOS-Technologien Kapitel 8 Grundregeln für den Entwurf integrierter Schaltungen Kurze Einführung in die Schaltungsberechnung Aufgabenstellung (Spezifikation) Kurze Erklärung der Schaltung Lösung (Grobdimensionierung) Hinweise zur Dimensionierung integrierter Schaltungen Geometrische Abmessungen Passiver Elemente Geometrische Abmessungen Aktiver Elemente Absichern der Spezifikation durch eine Monte-Carlo-Simulation Design-Rules Abgeleitete Layer Abstände und Weiten eines Prozess-Layers Abstände zwischen verschiedenen Layern Vergrößern und Verringern von Design-Maßen Implementierung der Rules in das Layout-Programm Layout-Synthese Beispiel 1: Bipolar-Transistor Beispiel 2: CMOS-Inverter Richtlinien zur Layout-Erstellung Paarung von Bauelementen (Matching) Zusammenstellung wichtiger Layout-Regeln und Layout-Beispiele Hinweise für Zellen einer Bibliothek Spezielle Hinweise für CMOS-Zellen einer Bibliothek Verbindungsleitungen

6 8.6 Parasitäre Effekte Unerwünschte Kanalbildung, Vermeidung durch Channel-Stopper Latch-Up in integrierten Schaltungen Layout-Verifikation Design-Rule-Check Layout-Versus-Schematic (LVS) Teil III Analoge integrierte Schaltungen: Design, Simulation und Layout 421 Kapitel 9 Stromspiegelschaltungen Der einfache Stromspiegel Die Widlar-Schaltung Widerstandsbestimmter Stromteiler Korrektur von Stromspiegelfehlern Korrektur des Basis-Strom-Einflusses Kompensation des Early-Effekt-Einflusses Korrektur von Offset-Fehlern Reduzieren der Sättigungsspannung Stromspiegel mit geregelter Kaskoden-Schaltung Praktisches Beispiel Aufgabenstellung Lösung Überprüfung des Ergebnisses und erste Korrektur Zweite Korrektur Layout-Erstellung Dynamisches Verhalten von Stromspiegelschaltungen Bipolare Stromspiegel MOS-Stromspiegel Kapitel 10 Stromquellen Stromeinstellung über einen Widerstand Stromquelle mit Vorwärtsregelung Stromquelle mit einem JFET Verwendung von U BE als Referenzspannung PTAT-Stromquellen Einfache PTAT-Stromquelle PTAT-Stromquelle mit Early-Effekt-Kompensation nach Wilson PTAT-Stromquelle mit Vorwärtsregelung PTAT-Stromquelle mit Vorwärtsregelung und Kaskode Erdi-Stromquelle

7 10.6 CMOS-Stromquellen Beta-Multiplier Praktisches Beispiel: Beta-Multiplier für kleine Ströme CMOS-Stromquelle ohne Verwendung von Widerständen Eine fast genaue Stromquelle Kapitel 11 Spannungsreferenzen Z-Diode als Spannungsreferenz PTAT-Spannungsreferenzen Einfache PTAT-Spannungsreferenz Verwendung einer unsymmetrischen Differenzstufe Bandgap-Spannungsreferenzen Das Prinzip der Bandgap-Referenz Die einfache Widlar-Bandgap-Referenz Brokaw-Bandgap-Referenz Widlar-Bandgap-Referenz Beispiel: Design einer Widlar-Bandgap-Referenz Second-Order-Temperaturkompensation Zweipolige Vier-Transistor-Bandgap-Referenz Referenzspannungen kleiner als 1 V Bandgap-Referenzen in CMOS-Prozessen Kapitel 12 Das Differenztransistorpaar Das Emitter-gekoppelte Bipolar-Transistorpaar Linearisierung durch Stromgegenkopplung Das Source-gekoppelte MOSFET-Transistorpaar Kapitel 13 Operationsverstärker Allgemeines Differenzeingangsstufe Der Differenzverstärker Eingangsstufe mit Widerständen Differenzstufe mit Stromspiegelausgang Eingangsstufe für Gleichtaktanteile außerhalb der Versorgungsspannung PNP-Eingangsstufe Kaskoden-Eingangsstufe mit Super-B-Transistoren Kompensation des Eingangsstromes Präzisionseingangsschaltung Rail-to-Rail-Eingangsschaltung Eingangs-Offset Bipolarer Eingang MOS-Eingang Offset-Trimmen

8 13.4 Ausgangsstufe Emitter- bzw. Source-Folger-Ausgang Komplementär-Ausgangsstufe im AB-Betrieb CMOS-Push-Pull-Ausgangsstufe mit Inverter-Ansteuerung Push-Pull-Ansteuerung über Fehlerverstärker Einfacher Buffer im Gegentakt-A-Betrieb Dynamisches Verhalten und Stabilität von Operationsverstärkern Frequenzgang, Übertragungsfunktion Stabilität eines gegengekoppelten Systems Frequenzgangkorrektur Miller-Korrektur des Frequenzganges Slew-Rate Design-Beispiele von Operationsverstärkern Einfacher Bipolar-Operationsverstärker mit PNP-Eingang Einfacher Operationsverstärker in CMOS Einfacher Transconductance-Verstärker (OTA) in CMOS Operationsverstärker mit symmetrischem Ausgang Komplettes Design eines CMOS-Operationsverstärkers: Berechnung, Simulation, Korrektur und Layout Zusammenstellung der Formeln Aufgabenstellung Berechnung der Schaltung Simulationsergebnisse Layout-Erstellung Layout-Verifikation Kapitel 14 Einführung in GM-C-Schaltungen Grundschaltungen GM-C-Oszillator und GM-C-Filterschaltungen GM-C-Oszillator GM-C-Bandpass- und Tiefpass-Filter Ausführung von GM-Zellen Teil IV Digitale integrierte Schaltungen: Design, Simulation und Layout 667 Kapitel 15 Grundlagen digitaler integrierter Schaltungen Grundbegriffe der digitalen Schaltungstechnik Digitaltechnik Digitale Schaltungsfamilien

9 Kapitel 16 Design und Layout digitaler Gatter in Emitter-gekoppelter Logik (ECL) Typisches NOR-OR-Gatter Dimensionierung Referenzspannung Anschluss externer Geräte über Leitungen Layout Layout-Verifikation ECL-Gatter mit reduzierter Verlustleistung EECL-Gatter mit geringer Verlustleistung Layout Layout-Verifikation Andere ECL-Gatter Kapitel 17 Design und Layout digitaler Gatter in Transistor-Transistor-Logik (TTL) Die NAND-Funktion und der Multi-Emitter-Eingang Layout Weitere Vereinfachungen Verbesserung einiger Eigenschaften Kapitel 18 Design und Layout digitaler Gatter in CMOS Der CMOS-Inverter als grundlegendes Schaltungselement Schaltpunkt Statischer Querstrom Transiente Verlustleistung Dynamische Verlustleistung Gesamte Verlustleistung Zeitverhalten Festlegung der geometrischen Abmessungen Inverter-Layout Inverter mit höherer Treiberfähigkeit CMOS-Inverter mit kontrolliertem Querstrom CMOS-Schmitt-Trigger TTL-CMOS-Interface Transfer- oder Transmission-Gate Inverter mit Tri-State-Ausgang Das Exklusiv-ODER-Gatter (XOR) NAND- und NOR-Gatter Layout Zeitverhalten

10 18.8 Verallgemeinerte CMOS-Gate-Strukturen Dimensionierung Layout der AOI-Schaltungen Abstrahieren des Schaltplanes durch Zweige anstelle der Transistoren Pseudo-NMOS-Logik Dynamische logische Schaltungen (C 2 MOS) Domino-CMOS-Logik Latches und Flip-Flops Das einfache Latch und das RS-Flip-Flop Getaktetes RS-Flip-Flop Latch als Speicherzelle Einfaches Daten-Flip-Flop (D-Flip-Flop) Flanken-getriggertes D-Flip-Flop Flanken-getriggertes D-Flip-Flop mit Set- und Reset-Eingang Kapitel 19 Neue Entwicklungen More than Moore Verspanntes Silizium Low-k - und High-k -Oxide als Dielektrika Silizium-Photonik Nano-FETs Tri-Gate-Transistoren Speichertechnologien Anhang A 827 A.1 Frequenzgang eines einstufigen Verstärkers A.2 Simulation mit SPICE Register

11