Embedded System Design

Transkript

1 TAE Technische Akademie Esslingen Ihr Partner für Weiterbildung seit 60 Jahren! In Zusammenarbeit mit dem VDE-Bezirksverein Württemberg e.v. (VDE) Unterstützt durch das Ministerium für Finanzen und Wirtschaft Baden-Württemberg aus Mitteln des Europäischen Sozialfonds. Förderung zu 30 % bzw. 50 % durch das Ministerium für Finanzen und Wirtschaft Baden-Württemberg. Zuschuss unter Vorbehalt der Mittelzusage und der Förderfähigkeit. Maschinenbau, Produktion und Fahrzeugtechnik Tribologie Reibung, Verschleiß und Schmierung Elektrotechnik, Elektronik und Energietechnik Informationstechnologie Medizintechnik und Gesundheitswesen Bauwesen, Energieeffizienz und Umwelt Betriebswirtschaft und Arbeitskompetenz Management und Führung Embedded System Design Ein Workshop mit der Xilinx Zynq- SOC-Plattform Referent Prof. Dr.-Ing. Frank Kesel, Hochschule Pforzheim Seminar in Ostfildern-Nellingen, An der Akademie und 15. März 2016 Veranstaltung Nr

2 Embedded System Design Moderne FPGAs bieten durch die Integration von leistungsfähigen Mehrkern-Prozessor - systemen und programmierbarer Logik leistungsfähige SOC-Plattformen (SOC: System- On-Chip) für die Entwicklung von Embedded Systems. Diese SOC-Plattformen ermöglichen die Verwendung von Betriebssystemen wie Linux oder FreeRTOS und können, durch die Mehrkern-Prozessoren, auch als asymmetrische Multiprozessorsysteme konfiguriert werden. Durch die auf dem Chip vorhandene programmierbare Logik wird es zudem möglich, Teile der Anwendung in Hardware zu implementieren, und hierdurch die Gesamtleistung des Systems zu erhöhen. Das Xilinx Zynq-SOC integriert ein ARM Cortex A9-Doppelkern- Prozessorsystem mit einer programmierbaren Logik der Xilinx-7er-Serie auf einem Chip. Die Konfiguration des Systems und die Entwicklung von Hardware und Software werden durch die Vivado-Toolkette von Xilinx unterstützt. Ziel des Seminars Das Seminar bietet durch Vorträge und praktische Übungen eine Einführung in den Entwurf eines Embedded Systems mit der Zynq-Plattform unter Benutzung der Vivado-Toolkette. Ferner wird gezeigt, wie die Hardware des Systems mit der programmierbaren Logik durch IP-Cores aus der Xilinx-Bibliothek oder durch selbst entwickelte IP-Cores, unter Verwendung des IP-Integrators und des AXI4- Interface-Standards, erweitert werden kann. Darüber hinaus wird für die Beispiele mit Hilfe des Eclipse-basierten Xilinx-SDK gezeigt, wie unter Verwendung von Board Support Packages die Software für das System entwickelt werden kann und mit Hilfe des GNU-Debuggers Fehler gefunden werden können. Die Software wird dabei Bare-Metal in C geschrieben. Der Einsatz eines Betriebssystems ist nicht Bestandteil dieses Seminars.

3 Teilnehmerkreis Das Seminar richtet sich an Entwickler, die sich mit der Entwicklung von digitalen Schaltungen und Systemen befassen. Kenntnisse in der Programmierung von Mikroprozessorsystemen in C sind notwendig und Kenntnisse in der Programmierung von FPGAs mit VHDL hilfreich. Referent Prof. Dr.-Ing. Frank Kesel Hochschule Pforzheim. Verbindet die Theorie zum Entwurf komplexer Integrierter Schaltungen mit praktischer Erfahrung (ASIC Design bei Robert Bosch GmbH, Reutlingen und Philips Semiconductors AG, Zürich). Er ist stellvertretender Sprecher der Multi-Project- Chip-Gruppe der Hochschulen in Baden-Württemberg und einer der Autoren des Buches Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Einführung mit VHDL und SystemC, Oldenbourg Wissenschaftsverlag, Programm Montag, 14. März bis und bis Uhr 1. Einführung in den Entwurf von Embedded Systems mit der Zynq-Plattform und Vivado > Einführung in die Zynq-Plattform > Übersicht Vivado Design Suite > Übersicht IP-Integrator > Übersicht SW Development Kit 2. Übungseinheit 1: Entwurf eines einfachen Zynq- Systems > Anlegen eines Vivado-Projekts > Konfiguration der Hardware durch den IP-Integrator > Erzeugen eines SW-Testprogramms mit der SDK

4 3. Übersicht über die Zynq-Architektur > Zynq Processing System > Takt und Reset > Einführung in das AXI Bussystem 4. Erweiterung der Hardware durch die programmierbare Logik > IP-Katalog > Einbau von IP-Cores 5. Übungseinheit 2: Hinzufügen von IP-Blöcken im FPGA-Teil des ZYNQ > Konfiguration des Prozessorsystems für den Anschluss eines IP-Core > Hinzufügen von IP-Cores aus dem IP-Katalog > Entwicklung einer Testsoftware und Test des Systems 6. Entwurf von Custom-IP-Cores > Erzeugung und Packaging eines Custom- IP-Cores mit dem IP-Packager 7. Übungseinheit 3: Hinzufügen von benutzerdefinierten IP-Blöcken zum Prozessorsystem > Erzeugen eines Custom-IP-Cores mit dem IP-Packager > Modifikation des Cores > Einbau des Custom-IP-Cores > Constraints für die Pin-Zuordnung des IP-Cores Dienstag, 15. März bis und bis Uhr 8. SDK Softwareentwicklungsumgebung > Übersicht über die SDK > Anlegen eines SDK-Projekts > GNU Toolchain > Software-Plattform und Compilereinstellungen > Address-Management und Linker Skript

5 9. Übungseinheit 4: Programmieren einer einfachen Anwendung > Exportieren von HW-Spezifikation und Bitfile in das SDK > Analysieren der Objektdatei > Verifikation auf der FPGA-Hardware 10. Softwarentwicklung und Debugging > Xilinx Treiberarchitektur > Timer und Timer API > Debugging-Werkzeuge 11. Übungseinheit 5: Softwareentwicklung und Debugging > Verwendung des privaten CPU-Timers > Einsatz des SW-Debuggers

6 Sie melden sich an Bitte nennen Sie Veranstaltung Nr Veranstaltungstitel Vor- und Nachname, Anschrift Telefon, Telefax, per Post Technische Akademie Esslingen e.v. An der Akademie 5, Ostfildern per Telefon Heike Baier Anmeldung per Telefax per per Internet Wir reservieren auch Ihr Hotelzimmer. Wir berechnen EUR 1.080,- mehrwertsteuerfrei Im Falle Ihrer Förderfähigkeit ( gilt nur für Baden-Württemberg) reduziert sich die Gebühr bis zum 49. Lebensjahr um 30 %. Sie erhalten 50 % Ermäßigung, wenn Sie förderfähig sind und vor oder während des Seminars das 50. Lebensjahr vollenden. Im Preis sind Arbeitsunterlagen, Mittagessen und Pausenverpflegung enthalten. TAE-Mitglieder erhalten 10% Rabatt. Sie sprechen uns an organisatorisch Telefon fachlich Dipl.-Ing. Roland Bach Telefon roland.bach@tae.de Unsere Allgemeinen Geschäftsbedingungen Es gelten die unter einsehbaren Geschäftsbedingungen der Technischen Akademie Esslingen e.v. Seminarversicherung Bei kurzfristiger Stornierung Ihrer Teilnahme an der Veranstaltung fällt die volle Teilnahmegebühr an. Wir empfehlen daher den Abschluss einer Seminarversicherung bei unserem Partner, der EUROPÄISCHEN Reiseversicherung. Infos und Versicherungsabschluss ioannis.kujumtzidis@tae.de Sie erhalten Qualität So finden Sie uns Das Qualitätsmanagementsystem der Technischen Akademie Esslingen ist nach DIN EN ISO 9001 zertifiziert. Anfahrpläne finden Sie unter Kostenlose Parkplätze am Haus Behindertengerechter Zugang Unser Service für Sie: Mit attraktiven Sonderkonditionen der Deutschen Bahn AG zur TAE. Infos unter Rahmenprogramm