Prinzipien und Komponenten eingebetteter Systeme

Transkript

1 1 Prinzipen und Komponenten Eingebetteter Systeme (PKES) (2) Mikrocontroller II Sebastian Zug Arbeitsgruppe: Embedded Smart Systems

2 2 Veranstaltungslandkarte Fehlertoleranz, Softwareentwicklung Mikrocontroller Architekturen Sensoren Scheduling Arithmetik Anwendungen Aktoren Kommunikation Energieversorgung

3 3 Literaturhinweise M. Mitescu I. Susnea Microcontrollers in Practice Springer, 2012 H. Bähring Anwendungsorientierte Mikroprozessoren Mikrocontroller und Digitale Signalprozessoren Springer, 2010 Atmel Corporation ATmega640/1280/1281/2560/ Datasheet

4 4 Fragen an die Veranstaltung Welche Speichertypen werden bei Mikrocontrollern eingesetzt? Welcher Idee steht hinter dem Memory-Mapped-IO? Warum haben unterschiedliche Komponenten des Mikrocontrollers verschiedene Taktraten? Welche Aufgabe haben die Pull-Up-Widerstände für Pins? Welche Grundbestandteile hat ein disassembliertes AVR Mikrocontrollerprogramm? Welche Schritte werden bei der Abarbeitung von Interrupts durchlaufen? Welche Folgen können verpasste Interrupts haben? Beziehen Sie sich dabei insbesondere auf verschiedene Sensortypen, mit denen Sie in der Übung gearbeitet haben. Woraus ergibt sich die Prioritätenfolge der Interrupts beim AVR? Was unterscheidet die periodische Abarbeitung von der Ereignis getriebenen Abarbeitung? Nennen Sie Interruptquellen beim AVR? Wie viele Interrupts können sich bei Atmega 2560 stauen, ohne dass einer verloren geht?

5 5 Wie weiter? obligatorisch Takt generator Energieversorgung fakultativ Interrupts Speicher Mikrocontroller Timer Resetsystem Digitale I/O Analoge I/O

6 6 Energieversorgung - Konsequenzen 4.5V x 18mA =81mW 2.7V x 6mA =16,2mW

7 7 Energieversorgung Für jede Anwendung sollte geprüft werden, welche Komponenten des Kontrollers überhaupt gebraucht werden! Die Energieaufnahme lässt sich damit erheblich reduzieren. In verschiedenen Sleep - Modi kann der Kontroller im Hinblick auf: - Aktive Clocks - Ozcilatoren - Wake-Up Geräte abgestimmt werden.

8 8 Taktgenerator - AVR-Clock System System-Module Watchdog hat separaten on-chip Oszillator. Periode kan zwischen 14ms und 1,9 Sek. eingestellt werden Clock Select CKSEL 0..3 Quelle für Clock kann programmiert werden. Änderungen erfordern ein Chip Erase Befehl.

9 9 Taktgeneratort - Mögliche Taktgeber Interne Oszillatoren (RC-osciallators) - Schwingkreis aus Widerstand und Kondensator - Maximale Frequenz 8 MHz - standardmäßig als Taktquelle vorkonfiguriert - Frequenzabweichung +/- (3-10) % Schwinquarze (crystal oscillators) - deutliche geringere Maximalabweichung +/- 0.1 % - Einschwingdauer deutlich höher ( Taktzyklen) - mindestens 3 externe Bauteile (2 Lastkondensatoren + Quarz) Keramik Oszilatoren (ceramic oscillators) - kürzere Einschwingdauer (1000 Taktzyklen) Externes Taktsignal

10 10 Energieversorgung - Schlafmodi Sleep Mode Control Register Nur solche Komponenten aktiviert lassen, die tatsächlich gebraucht werden! Selektives Abschalten von ADC, Analogkomparator, WTD, Brown-Out, interner Spannungsreferenz, Port Pins, usw.

11 11 Speicher - Speichertypen Flash ROM

12 12 Speicher - Programmspeicher PC 0x1FFFF Adressen 0b Bit Breite 16 Bit Word Breite eines Befehls 16 oder 32 Bit -> Maximal 128k x 2-Byte Befehl = Befehle abzüglich der Größe des Bootsektors Wie groß ist die minimale Zahl von Befehlen in einem Programm das den Speicher vollständig ausnutzt?

13 13 Speicher Organisation des Arbeitsspeichers Bei isolierter Adressierung (Isolated IO) ist ein getrennter Adressraum für Speicher und Ein- /Ausgabeeinheiten vorgesehen, bei Memory Mapped IO Ansätzen ein gemeinsamer. Vorteile des getrennten Adressraums - klaren Trennung von Speicher- und Ein-/Ausgabezugriffen. - der Speicheradressraum wird nicht durch Ein-/Ausgabeeinheiten reduziert. - Ein-/Ausgabeadressen können schmaler gehalten werden als Speicheradressen. Vorteile eines gemeinsamen Adressraums - Homogene Befehle und Adressierungsarten

14 14 Speicher Datenspeicher AtMega 2560 Register R0-R32 PIN, PORT, SREG Timer, ADC, RS232 8 Bit Memory Mapped IO = Datenspeicher und IO Interfaces überlagern sich in einem gemeinsamen Adressraum.

15 15 Speicher - Registertabelle Beachte: Unterschiedliche Adressangaben! IN, OUT vs. LDS, STS

16 16 Speicher - Einbindung des EEPROM flüchtiger Daten-Sp. internes statisches RAM Vollständig getrennter Adressraum über I/O-Register verfügbar. EEPROM Adress-Reg. EEPROM

17 17 Speicher - Zusammenfassung Im Mikrocontroller kommen im wesentlichen 3 Speichertypen zum Einsatz: - Programmspeicher (persistent) Flashspeicher (NAND) - Arbeitsspeicher (SRAM) - EEPROM Beim AVR ist der Programmspeicher und der Arbeitsspeicher streng getrennt und durch unterschiedliche Busse an die Controller angeschlossen. Die IO-Interfaces der Peripherie sind auf den eigentlichen Speicher gemappt.

18 18 Digitale IO Schnittstelle zur Umgebung D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0 PD 7 PD 6 PD 5 PD 4 PD 3 PD 2 PD 1 PD 0 Decoder A 15 A 14 A 13 CS A 2 A 1 A 0 RS1 RS0 Dekoder DDR I H IN Input Handshake 0=Schreiben PD0-7 1=Lesen 2=Schreiben DDR0-7

19 19 Beschaltung digitaler Schnittstellen Taster bei Benutzung des interen Pullup Standard Taster Anschluss

20 20 Zeitverhalten digitaler Input-Pins Das Latch entkoppelt die Eingangsspannung und deren Erfassung, bewirkt aber eine Verzögerung Hz (x Prescaler) -> t = Mikrosekunden (x Prescaler) Worst Case 1.5 x t (x Prescaler) Best Case 0.5 x t (x Prescaler)

21 21 Resetsystem Implementierung beim AVR Quellen für Reset: 1.Power-on Reset 2.External Reset 3.Watchdog Reset 4.Brown-out Reset 5.JTAG AVR Reset

22 22 Was passiert beim Reset? Einschwingen des Oszilatoren Initialisieren des Speichers Konfiguration der Schlafmodi, Clocks entsprechend den FUSE-Bits Prozessorstart an der Adresse An dieser Adresse MUSS ein Sprungbefehl an die Adresse des Hauptprogrammes stehen (RJMP, JMP) Initialisieren des Stacks Beginn der Programmabarbeitung

23 23 Und nun? Unser Mikrocontroller ist mit Strom versorgt, hat einen Taktgeber, ein Resetsystem, einen Programm- und einen Arbeitsspeicher... Wartet drauf programmiert zu werden Beispielprogramm in C #include <avr/io.h> int main( void ) { // Led - output DDRB = (1<<DDA7); // switch on led PORTB &= ~(1<<7); // Endlosschleife while(1); return 0; }

24 24 Programmaufbau Intel Hex Format Byte Count Adresse Type (00-Data, 01-EOF, 02- ) Daten (hier 16 Byte) Checksumme : C C947E000C947E000C947E0084 : C947E000C947E000C947E000C947E0068 : C947E000C947E000C947E000C947E0058 :1000A0000C947E000C947E000C947E000C947E00D8 :1000B0000C947E000C947E000C947E000C947E00C8 :1000C0000C947E000C947E000C947E000C947E00B8 :1000D0000C947E000C947E000C947E000C947E00A8 :1000E0000C947E FBECFEFD1E2DEBFCDBF46 :1000F00000E00CBF0E C C :0A A2F98FFCFF894FFCF 45 : FF

25 25 Beispiel < vectors>: 0: 0c jmp 0xe4 ; 0xe4 < ctors_end> e0: 0c 94 7e 00 jmp 0xfc Interrupt-Vektor-Tabelle ; 0xfc < bad_interrupt> e4 < ctors_end>: e4: eor r1, r1 e6: 1f be out 0x3f, r1 ; 63 e8: cf ef ldi r28, 0xFF ; 255 ea: d1 e2 ldi r29, 0x21 ; 33 ec: de bf out 0x3e, r29 ; 62 ee: cd bf out 0x3d, r28 ; 61 f0: 00 e0 ldi r16, 0x00 ; 0 f2: 0c bf out 0x3c, r16 ; 60 f4: 0e call 0x100 ; 0x100 <main> f8: 0c jmp 0x106 ; 0x106 <_exit> SREG = 0 Stackpointer am Ende des Speichers Sprung zum Programm fc < bad_interrupt>: fc: 0c jmp 0 ; 0x0 < vectors>

26 26 Beispiel - Fortsetzung cbi clear bit in register sbi set bit in register <main>: // Led output DDRB = (1<<DDA7); 100: 27 9a sbi 0x04, 7 ; 4 // switch on led PORTB &= ~(1<<7); 102: 2f 98 cbi 0x05, 7 ; 5 // Endlosschleife while (1); 104: ff cf rjmp.-2 ; 0x104 <main+0x4> <_exit>: 106: f8 94 cli < stop_program>: 108: ff cf rjmp.-2 ; 0x108 < stop_program> Obligatorische Endlosschleife

27 27 Wie weiter? obligatorisch Takt generator Energieversorgung fakultativ Interrupts Speicher Mikrocontroller Timer Resetsystem Digitale I/O Analoge I/O

28 28 Abfragen der Sensoren Lies Messwert Lies Messwert 1 Taktperiode Transformation, Filterung, Detektor, Abstraktion Berechnung Reglerverhalten Idle Messwert verfügbar Busy Waiting bis zum Ende der Periode Schreibe Ausgabe Lies Messwert Idle Timerinterrupt Schreibe Ausgabe Idle Timerinterrupt Schreibe Ausgabe

29 29 Interruptbasierte Programmierung normale Programmabarbeitung Beenden der aktuelle Instruktion Interrupts deaktiviert Registersatz auf den Stack Zeitpunkt des Interrupts indirekter Sprung über die Interrupt-Einsprungtabelle zur Interrupt-Behandlungs- Routine Ausführung der Interrupt- Einsprung- Routine Ausführung der Interrupt- Behandlungs- Routine RTI: Rückkehr vom Interrupt normalen Programmabarbeitung Wiederherstellung des Prozessorzustands Holen der Register vom Stack

30 30 Praktische Umsetzung Single Device Multi Devices Daisy Chaining

31 31 Vektorisierte Interupts Hauptspeicher IVT Programmzähler CPU Vektor-Basis-Reg. IRQ IACK IBR BUS IACK IRQ Peripheres Gerät IACK Vektor IRQ IACK Vektor IRQ Peripheres Gerät

32 32 Vektorisierte Interrupts IMR Interrupt Masken Register IRR Interrupt Request Register PSN - Prioritätenschaltnetz Source: Mikrocontroller, Wüst

33 33 Interrupts beim AVR 8 Interruptvektoren für externe Interrupts an Port INT Interruptvektoren für interne Ereignisse (Timer, ADC, Comm, Memories) 1 Reset Interruptvektor Die Priorität der Interrupts ist durch die Position in der Interrupt- Vektor-Map ( ) festgelegt. Diese wird im Programmspeicher (Flash) angelegt. Es kann gewählt werden, ob sie am Anfang ( ) stehen soll oder vor der Boot-Loader Sektion. Prioritäten: Reset ext.interrupts 0-7 Timer (hohe Prio) Kommunikation ADC Analog-Komparator Timer (niedrigere Prio) Kommunikation (niedrigere Prio)

34 34 Interrupt-Vektortabelle des AVR

35 35 Interrupts beim AVR Ausführung eines Interupts wenn: generelle Aktivierung über Status Bit (I-Bit) individuelle Aktivierung der externen Interrupts (Maske) Interrupt Auftritt Verschachtelte Interrupts sind nicht vorgesehen können aber erzwungen werden globale Sperrung der Interrupts, keine Verdrängungsmodelle! Stau von Interrupts: 1. Ein Interrupt tritt auf, während Interrupts gesperrt sind. 2. Setzen des individuelle Interruptflags 3. Soweit ein weiterer Interrupt gleichen Typs auftritt, wird der vorhergehende Interrupt überschrieben. 4. Nach dem Verlassen der ausgeführten Interruptroutine werden die zwischenzeitlich eingetroffenen Interrupts abgearbeitet.

36 36 Darstellung im Assembler-Code < vectors>: 0: 0c jmp 0xe4 ; 0xe4 < ctors_end> 4: 0c jmp 0x126 ; 0x126 < bad_interrupt> 44: 0c jmp 0x12a ; 0x12a < vector_17> e4 < ctors_end>: e4: eor r1, r1 ; Init R1 e6: 1f be out 0x3f, r1 ; Setzen des SREG e8: cf ef ldi r28, 0xFF ; Initialisieren des Stack < bad_interrupt>: 126: 0c jmp 0 ; 0x0 < vectors>

37 37 Darstellung im Assembler-Code a < vector_17>: ISR(TIMER1_COMPA_vect) { 12a: 1f 92 push r1 12c: 0f 92 push r0 12e: 0f b6 in r0, 0x3f ; : 0f 92 push r0 132: eor r1, r1 134: 8f 93 push r24 counter_trigger=1; 136: 81 e0 ldi r24, 0x01 ; 1 138: a 02 sts 0x020A, r24 } 13c: 8f 91 pop r24 13e: 0f 90 pop r0 140: 0f be out 0x3f, r0 ; : 0f 90 pop r0 144: 1f 90 pop r1 146: reti SREG sichern r1=0 r24 sichern Counter_trigger =1 Rücksprung

38 38 Zeitverhalten des Interrupts normale Programmabarbeitung aktuelle Instruktion wird zu Ende geführt Mindestens Interrupts werden 1 Clock Zyklus deaktiviert Zeitpunkt des Interrupts indirekter Sprung über die Interrupt-Einsprungtabelle zur Interrupt-Behandlungs- Routine Ausführung der Interrupt- Einsprung- Routine Mindestens 5 Clock Zyklen Ausführung der Interruptn Clock Zyklen Behandlungs- Routine Fortsetzung der normalen Programmabarbeitung Continue Mindestens RTI: Rückkehr vom Interrupt 5 Clock Zyklen Wiederherstellung des Prozessorzustands

39 39 AVR zwei Varianten externer Interrupts INTn bei INT0 kannst du auf die positive bzw. negative Flanke einen Interrupt auslösen. individuelle Interruptroutinen Teilweise asynchron und damit zum Restart des Prozessors aus verschiedenen Sleep-modi geeignet PCINTn Keine Triggerung auf bestimmte Signalzustände eine allgemeine Interruptfunktion Pattern matching über 8 Bit PCINT0:7 und PCINT8:15 (konfigurierbar über PCMSK1:2) Source: Atmega 2560 Handbuch Beide Varianten können als Softwareinterrupts benutzt werden!

40 40 Bis zur nächsten Woche