ELEKTRONIKPRAKTIKUM DIGITALTEIL. Institut für Kernphysik

Größe: px

Ab Seite anzeigen:

Download "ELEKTRONIKPRAKTIKUM DIGITALTEIL. Institut für Kernphysik"

Beate Gerhardt
vor 5 Jahren
Abrufe

1 ELEKTRONIKPRAKTIKUM DIGITALTEIL Institut für Kernphysik Version

2 2

3 Projekt 1 Aufbau von Logikschaltungen mit diskreten Bauelementen Aufgabenstellung 1. Bestimmung einer Übertragungskennlinie und der Schaltzeit mit dem Oszillograph. 2. CMOS Logik 3. CMOS NAND Themenkreise Sinus- und Rechteckimpulse, Transistor als Schalter (DTL, TTL), Übertragungskennlinie, Störabstand, Eingangs-/Ausgangsbelastbarkeit, Flankenverhalten und Laufzeiten, Schaltverhalten und Versorgungsspannung, Aufbau von CMOS-Schaltungen. Benötigte Geräte und Bauteile: Funktionsgenerator, Oszillograph, Steckbrett, verschiedene Steckleitungen, 50 Ohm Koaxkabel, NPN Transistor BC237, 4007 CMOS Inverter, Das Mitbringen einer Digitalkamera zum Ablichten der Versuchsaufbauten wird empfohlen. 3

4 Versuchsdurchführung Verbinden Sie den Funktionsgenerator mit dem Oszillographen und machen Sie sich mit der Bedienung der beiden Geräte vertraut. 1. Bestimmung einer Übertragungskennlinie und der Schaltzeit mit dem Oszillograph Abb 1.1 zeigt den Transistor in der Anwendung als Schalter und die Definitionen der Pulsformcharakteristika. Bestimmen Sie die Übertragungskennlinie U a = f(u e ) der nebenstehenden Schaltung (Abb. 1.1 mit R B = l0 k Ohm, R C = 1.0 k Ohm und R V = 1.0 k Ohm. Überprüfen Sie die Schaltzeit mit dem Oszillograph und geben Sie Werte für T S, T A und T F an. Vergessen Sie nicht die 5V Versorgung und die Erde. 2. CMOS Logik In den folgenden beiden Aufgaben wird der CMOS Baustein 4007 verwendet (Abb 1.2). Das 4007 IC (array of complementary MOS transistors) wird benötigt um zwei verschiedene Inverter zu realisieren. a) Passive Pullup: Bauen Sie den Schaltkreis aus Abb. 1.4 zusammen. Benutzen Sie einen der MOSFETs im Benutzen Sie für den Widerstand den schaltbaren Widerstand (1kΩ 11kΩ) im Frontpanel (oder ein diskretes Bauteil) und wählen Sie 3kΩ. Stellen Sie fest ob er als INVERTER arbeitet. b) Geben Sie ein Rechtecksignal einer Frequenz von 100kHz auf den Eingang (Amplitude 5V V P P, Offset 2.5V ) und zeichnen Sie die Pulsform am Ausgang für die ansteigende und die abfallende Flanke auf (Abb. 1.5 kann als Vorlage dienen). Bitte im DC-mode keinen 50Ω Abschlusswiderstand am Oszillograph benutzen, da sonst ein Spannungsteiler entsteht. Wählen Sie für den Widerstand nun 1kΩ, dann 10kΩ. Was passiert? Bitte qualitativ beschreiben und diskutieren. c) Active Pullup: CMOS Ersetzen Sie den Widerstand durch einem P-Kanal MOSFET, um folgenden Invertierer zubauen: Benutzen Sie den Widerstand nun für den Eingang und wählen Sie zunächst 3kΩ. Schauen Sie sich nun den Invertierer unter den Bedingungen, wie bei Aufgabenteil b) an. 4

5 Abbildung 1.1: Transistor als Schalter und Pulsformcharakteristika 5

6 V DD P P P N N N V SS Abbildung 1.2: 4007 IC (array of complementary MOS transistors) Abbildung 1.3: Anschlussbelegung des 4007 IC 6

7 +5V 8 6 N 7 Abbildung 1.4: Passive Pullup Was passiert nun, wenn Sie für den Widerstand erst 1kΩ, dann 10kΩ wählen? 3. CMOS NAND Stecken Sie Schaltkreis 1.7 zusammen und verifizieren Sie, dass er als NAND arbeitet (Baustein 4007). Aufgabenstellung 1. Ein- und Ausgangscharakteristik von integrierten Gattern 2. Übertragungskennlinie 3. Pulsübertragung 4. Aufbau von logischen Funktionen mit NAND Gattern Themenkreise Schnelle Logikfamilien (Schottky-TTL, CMOS,...), Grundschaltungen, Kenngrößen, Vor- und Nachteile von CMOS im Vergleich zu Standard TTL, Aufbau von Schaltungen aus einfachen Gattern. Benötigte Geräte und Bauteile: Steckbrett, 74LS00 Low-Power-Schottky NAND, 4011 CMOS-NAND, 4007 CMOS Inverter, Widerstand (im Frontpanel), Schalterbox. 7

8 Abbildung 1.5: Vorlagen zum Skizzieren von Flanken 8

9 +5V P N 7 Abbildung 1.6: Active Pullup +5V Q A B Abbildung 1.7: NAND mit CMOS 9

10 Versuchsdurchführung 1. Ein- und Ausgangscharakteristik von integrierten Gattern: TTL CMOS U=5V V CC 74xx00 Gnd V S1 V CC S Gnd a) Beschalten Sie ein NAND-Gatter der Art, dass Sie die Eingänge mit den vier Möglichkeiten belegen können und messen Sie jeweils die Ausgangsspannungen V out und tragen Sie sie in die Tabelle ein: Eingang Ausgang Spannungen [V] Logische Werte TTL CMOS b) TTL: Beide Eingänge lösen. Wie sieht der logische Wert des Ausgangs aus? c) CMOS: Beide Eingänge lösen. Wie sieht der logische Wert des Ausgangs aus? Verbinden Sie einen Eingang mit einem 20 bis 30 cm langen Kabel und sehen Sie sich den logischen Ausgang an, wenn Sie mit der Hand am Kabel wackeln oder mit der Hand vorbei wedeln. 10

11 2. Übertragungskennlinie 74LS V CC 74xx00 Gnd U =5V b U= 0.. 5V V V CC 4011 Gnd U =5V b U= 0.. 5V V Nehmen Sie die Übertragungskennlinie U A = f(u E ) für ein LS-TTL- (U B = +5V ) und ein CMOS-Gatter (U B = +5V ) o.g. Schaltkreise auf. Hinweis: Verbinden Sie den Ausgang des auszumessenden Gatters mit einem Eingang eines nachfolgenden Gatters (Lastfaktor = 1). Beachten Sie, dass in der Nähe des Umschaltpunktes die Schrittweite der Meßpunkte deutlich verkleinert werden sollte. 11

12 3. Pulsübertragung An zwei verschiedenen IC s (74LS00 und 4011) sollen Pulsübertragung und das Schaltverhalten untersucht werden. Bauen Sie die folgenden Schaltungen auf und skizzieren Sie die Pulsform als Funktion der Spannung von der Zeit (VT) für die ansteigende und die abfallende Flanke des Ausgangssignals für eine Taktfrequenz von 700 khz (Amplitude 5V V P P, Offset 2.5V ). V CC 74xx00 Gnd U =5V b 4. Aufbau von logischen Funktionen mit NAND Gattern (Benutzen Sie die 74xx00 Bausteine) a) Benutzen Sie NAND s um eine LED zum Leuchten zu bringen wenn beide Eingänge HOCH sind. Zeichnen und bauen Sie die Schaltung auf. b) Zeichnen Sie den Schaltplan und bauen Sie ein OR Gatter. c) Zeichnen Sie den Schaltplan und bauen Sie ein XOR-Gatter. Schaffen Sie dies auch mit nur 4 NAND s? d) Zeichnen Sie den Schaltplan und bauen Sie einen umschaltbaren Halbaddierer/Subtrahierer mit Carry-Out. e) (Freiwillige Aufgabe) Bauen Sie einen Volladdierer mit Carry-In und Carry- Out. Aufgabenstellung 1. Aufbau eines Basis-Flip-Flop 2. Aufbau eines Master-Slave-Flip-Flop 3. Aufbau von Zählschaltungen. 12

13 Themenkreise RS-Flip-Flop, D-Flip-Flop, J-K-Flip-Flop, Zählschaltungen, Schnelle Logikfamilien (Schottky-TTL, ECL, C-MOS,...): Grundschaltungen, Kenngrößen, Vorund Nachteile von CMOS im Vergleich zu Standard TTL. Sequentielle Logik: RS-Flip Flop, D-Flip Flop, Wahrheitstabellen, Funktion und Anwendung. JK- Master-Slave-Flip Flop: Aufbau, Wirkungsweise. Anwendung als Frequenzumsetzer: Schiebergeister, Parallel-Seriell-Wandler, Zählschaltungen. Benötigte Geräte und Bauteile: 2 * NAND (TTL oder CMOS), 2* 4027 JK-FF, 4543 BCD-Dekoder, 7-Segment-Anzeige, div. Leuchtdioden, Schalterbox. Versuchsdurchführung 1. Basis-Flip-Flop Ermitteln Sie durch Messung das Verhalten eines Basis-Flip-Flops (Aufbau aus 2 NANDs) ohne Takteingang und diskutieren Sie das Ergebnis. Die Messung kann am Ausgang mit LEDs erfolgen. Legen Sie hierzu verschiedene Muster an die beiden Eing nge. Stellen Sie eine Tabelle auf, welche den Zustand an den Ausgängen vorher beinhaltet. Nehmen Sie in einem 2ten Teil den Takteingang (mit 2 weiteren NANDs) hinzu. 2. Master-Slave-Flip-Flop Bauen Sie die Schaltung (1.8, rechts) auf und verifizieren Sie die Funktion des D-Latches mit Hilfe von LEDs an den Ein- und Ausgängen. Erweitern Sie das D-Latch zu einem Master-Slave-Flip-Flop Abbildung 1.8: Blockschaltbild eines D-Latches (links) sowie die dazugehörige reduzierte Schaltung (rechts). 3. Zählschaltungen 13

14 1. Bauen Sie mit den ICs CD4027 einen asynchronen Zähler modulo 16 auf. Wie viele JK-Flip Flops benötigt man hierzu? 2. Ändern Sie die Schaltung so ab, dass eine synchrone Zähldekade (modulo 10) entsteht 3. Stellen Sie die aus (1) und (2) erhaltenen Zähler mit Hilfe von Leuchtdioden dar (dual). Die Ausgänge der Zähler sollten auch mit einem BCD-Display dargestellt werden. Abbildung 1.9: Beschaltung des CMOS ICs CD4027. Abbildung 1.10: Schaltbild synchrone Zählkaskade modulo 10. Für die Ansteuerung der 7-Segment-Anzeige wird ein BCD zu 7-Segment Dekoder benötigt. Die Beschaltung ist in 1.11 dargestellt. Beachten Sie, dass LE=high und PI=BI=low sind. Die Beschaltung der 7-Segment-Anzeige mit gemeinsamer Kathode vom Typ DL-704 ist in 1.12 dargestellt, die Hochkant -Version von Kingbright in

15 Abbildung 1.11: Beschaltung des CMOS ICs CD4543. Abbildung 1.12: Schaltbild DL-704 (oder typkompatibel) a.) b.) Abbildung 1.13: Schaltung der Hochkant-Version. 15

Ähnliche Dokumente

ELEKTRONIKPRAKTIKUM DIGITALTEIL. Institut für Kernphysik

ELEKTRONIKPRAKTIKUM DIGITALTEIL Institut für Kernphysik Version 2018 1 2 Projekt 1 Aufbau von Logikschaltungen mit diskreten Bauelementen Aufgabenstellung 1. Bestimmung einer Übertragungskennlinie und