Automatische Testsysteme und ihre Programmierung. Dresden, Michael Dittrich,

Größe: px

Ab Seite anzeigen:

Download "Automatische Testsysteme und ihre Programmierung. Dresden, 09.07.2008. Michael Dittrich, michael-dittrich@mailbox.tu-dresden.de"

Martin Schulze
vor 7 Jahren
Abrufe

1 Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Automatische Testsysteme und ihre Programmierung Michael Dittrich, michael-dittrich@mailbox.tu-dresden.de Dresden,

2 Stimulus Response 01 Einleitung DSP-basierter Tester [BV00] analog digital Synthesizer Digitizer RAM D/A A/D RAM DUT Send Receive Memory Memory Synchronisation Digital Signal Processor Folie 2 von 16

3 Gliederung 01 Einleitung 02 Aufbau moderner Testsysteme 03 Messprogramme 04 Zusammenfassung Quellen Folie 3 von 16

4 02 Aufbau moderner Testsysteme ATE: Automatic Test Equipment Tester Loadboard Prober/ Handler Folie 4 von 16

5 02 Aufbau moderner Testsysteme Tester Test- Head Cabinet System Cabinet (Instr.) System Controller (PC) (Instr. Controller CPU) Folie 5 von 16

6 02 Aufbau moderner Testsysteme Test-Head Instrumentalisierung Instrumentalisierung ist an spezielle Anforderungen anpassbar: Power Supply Unit Spannungsversorgung Waveform Generator (Synthesizer) & Digitizer Analoger Test V/I-Source & Counter, Phasor Measurement Unit, Pin Parametric Measurement Unit Digitaler Test Flankensteilheit VCC-Test Folie 6 von 16

7 02 Aufbau moderner Testsysteme Synthesizer Aufbau eines Instruments beispielhaft am Arbitrary Waveform Generator (AWG) GEN600 von SPEA Digital Section Periodische Erzeugung der digitalen Signale aus Speicher Frequenz, Samplerate, Amplitude, Synchronisation Analog Section Genauigkeit, DC-Offset Output Stage Ausgangstreiber und Impedanzen Output Relay Matrix Schalten der Kanäle an das Loadboard Folie 7 von 16

8 02 Aufbau moderner Testsysteme Digital Section: Signalerzeugung Waveform Memory Waveform Memory Sequence 1 Sequence 2 Folie 8 von 16

9 02 Aufbau moderner Testsysteme GEN600: Technische Daten 256 Sequence-Steps, 1M Waveform-Steps Ladezeit für Speicher: 5ms bis 6s 4 Kanäle Single-ended oder differenzial, Impedanzen (50, 600, 1k, 2k), Audio Mode Audio und HF Mode Audio Mode HF Mode Samplerate 32 Hz 80 khz 32 Hz 32 MHz Bandbreite 10 Hz 20 khz DC 1 MHz Genauigkeit 20 Bit 14 Bit Verstärkerbereich und Verstärkung 10V - 1; 1V - 0.1; 100mV Folie 9 von 16

10 02 Aufbau moderner Testsysteme GEN600: Ausgabe Folie 10 von 16

11 Bandbreite 02 Aufbau moderner Testsysteme Erweitertes Modell für DSP-basierte Testsysteme VCC / GND Loadboard Synthesizer Digitizer DUT RAM D/A A/D RAM DSP Send Memory Receive Memory Synchronisation Control Processor Programm pass/ fail Folie 11 von 16

12 03 Messprogramme Ablauf Power Supply Connect Channels Settings load RAM switch Relais Test change DUT Read & Compare DSP switch Relais Power Supply Disconnect Channels Folie 12 von 16

13 03 Messprogramme Bedeutung für Design Schaltkreis muss für den Fertigungstest geeignet sein zeiteffizient hohe Fehlerabdeckung Feststellen der Testbarkeit bereits während des Designs finden geeigneter Stimuli DFT Maßnahmen Folie 13 von 16

14 04 Zusammenfassung Einschränkung der Testmuster durch ATE-Design Instruments und Pins begrenzte Anzahl begrenzte Anzahl paralleler Stimuli Loadboard kaltes Schalten der Relais kein schneller Wechsel zwischen den Pins Waveform Generator - Sequencer Sequencer (teilweise) periodische Signale benötigt, begrenzter Speicher Begrenzungen hinsichtlich Genauigkeit, Bandbreite, Samplefrequenz Digitizer Begrenzungen hinsichtlich Genauigkeit, Bandbreite, Samplefrequenz Folie 14 von 16

15 Quellen [BV00] Bushnell, Michael L. ; Vishwani, Agrawal D.: Essentials of Electronic Testing for Digital, Memory, and Mixed-Signal VLSI Circuits. Springer, 2000 [GEN600] Comptest MX GEN600 AC Source, Arbitrary Waveform Generaotor, SPEA [DIZ600] Comptest MX DIZ600 Digitizer, SPEA Folie 15 von 16

Ähnliche Dokumente

Datenaustausch zwischen Design und Messprogrammentwicklung bei der Entwicklung von Mixed Signal- und analogen Schaltkreisen

Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Beleg Datenaustausch zwischen Design und Messprogrammentwicklung bei