Digitale Signalprozessor - Architekturen im Überblick

Transkript

1 Fakultät Informatik Institut für technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Digitale Signalprozessor - Architekturen im Überblick Dresden, 3. Februar 2010 Dirk Schulze s @inf.tu-dresden.de

2 Gliederung 1. Definition 2. Algorithmen der Signalverarbeitung 3. Anwendungsgebiete 4. Arbeitsweise 5. Einordnung von DSPs zu anderen Technologien 7. DSPs im Überblick 8. Ausblick TU Dresden, DSP-Architekturen im Überblick Folie 2 von 22

3 1. Was ist ein DSP? DSP's sind spezielle Mikroprozessoren, die Algorithmen der Digitalen Signalverarbeitung effektiv und schnell abarbeiten DSP's sind Mikroprozessoren deren Befehlssatz und Architektur für die Implementierung von Algorithmen der Digitalen Signalverarbeitung optimiert werden TU Dresden, DSP-Architekturen im Überblick Folie 3 von 22

4 2. Algorithmen der Signalverarbeitung FIR IIR DFT Faltung N y n = k =0 M y n = k =0 N 1 x k = i N y n = k =0 a k x n k N a k x n k k =1 X n e j 2 kn N x k h n k b k x n k TU Dresden, DSP-Architekturen im Überblick Folie 4 von 22

5 Kanonische Realisierung von Filtern TU Dresden, DSP-Architekturen im Überblick Folie 5 von 22

6 Gemeinsamkeit von Algorithmen der DSV Summe-von-Produkten Operationen for (k = 0; k < N; k++) N Y = i=0 y[n] = y[n] + c[k] * x[n-k]; c i x i TU Dresden, DSP-Architekturen im Überblick Folie 6 von 22

7 Verarbeitungseinheit TU Dresden, DSP-Architekturen im Überblick Folie 7 von 22

8 3. Anwendungsgebiete Telekommunikation Sprach-Datenübermittlung Consumer- Bereich Mp3, DVD, CD DSP Automobil- Bereich ABS, Radio, Airbag Industrie Meßtechnik, Robotik Sprachkommunikation Erkennung, Synthese TU Dresden, DSP-Architekturen im Überblick Folie 8 von 22

9 4. Arbeitsweise TP ADU DSP DAU TP TU Dresden, DSP-Architekturen im Überblick Folie 9 von 22

10 5. Einordnung Digitaler Signalprozessoren zu anderen Technologien DSP zu Analogtechnik DSP zu Standardprozessoren (GPP) DSP zu ASIC-Entwurf TU Dresden, DSP-Architekturen im Überblick Folie 10 von 22

11 Digitale SV zu Analogtechnik Digitale Signale sind Reproduzierbar, verlustfrei vervielfältigbar Filterrealisierungen, die analog nicht/schwer umsetzbar sind adaptive Filter lineare Phasengänge Analoger Filter bestehen aus Kapazitäten Widerstände Induktivitäten TU Dresden, DSP-Architekturen im Überblick Folie 11 von 22

12 Weitere Vorteile von DSPs Programmierbar damit flexibel Verschiedene Verwendungszwecke Nachträglich änderbar Robust gegen äußere Einflüsse wie Temperatur Witterung Erschütterungen TU Dresden, DSP-Architekturen im Überblick Folie 12 von 22

13 DSP zu GPP Arithmetische Operationen in einem Zyklus Spezialisierte, komplexe Befehle im Gegensatz zu universellen Befehlen Sättigungsarithmetik Hardware Unterstützte Schleifen Real time debugging (JTag-Emulation) Mehrere Datenbusse TU Dresden, DSP-Architekturen im Überblick Folie 13 von 22

14 DSP zu ASIC Implementierung Vorteile ASIC-Entwurf: Geringere Chipfläche Anpassung auf speziellen SV-Algorithmus schneller Geringere Leistungsaufnahme Nachteile ASIC-Entwurf Hohe Entwicklungskosten Geringere Flexibilität Große Zeitspanne vom Entwurf zum fertigen Produkt TU Dresden, DSP-Architekturen im Überblick Folie 14 von 22

15 Wann werden DSPs verwendet Kostenersparnis Geringe Größe Geringer Verbrauch Hochfrequente Signale TU Dresden, DSP-Architekturen im Überblick Folie 15 von 22

16 Programmierung Programmierung über Assembler RPTK Anzahl N wiederhole N mal MAC D Koeff, Daten Addresse Koeff, Daten Durch komplexere Aufgaben und Befehle nun oft Hochsprachen Optimierung durch Compiler TU Dresden, DSP-Architekturen im Überblick Folie 16 von 22

17 7. DSPs im Überblick TI TMS320C25xx DSPs von TI DSPs von Freescale DSPs von Analog Devices TU Dresden, DSP-Architekturen im Überblick Folie 17 von 22

18 TU Dresden, DSP-Architekturen im Überblick Folie 18 von 22

19 TI-DSP Linie TMS 320C2000 optimiert auf Steuerung TMS 320C5000 optimiert auf Leistungsaufnahme TMS 320C6000 High Performance TU Dresden, DSP-Architekturen im Überblick Folie 19 von 22

20 DSPs von FreeScale DSP bit Architektur 56bit für Ergebnis der MAC Rücksicht bei Überläufen StorCore 16bit Architektur Hoch parallel: bis 4 M MACs 4 ALU's parallel Symphony weniger TU Dresden, DSP-Architekturen im Überblick Folie 20 von 22

21 DSPs von Analog Devices ADSP 21xx 16bit Architektur Auch mit ADU/DAU verfügbar Blackfin-DSPs 16bit Multiplizierer 40bit ALU SHARC-DSPs 32bit Gleitkomma Für Parallelisierung ausgelegt TU Dresden, DSP-Architekturen im Überblick Folie 21 von 22

22 8. Ausblick Zunehmende Verbreitung von DSP's vor allem im Consumer-Bereich Höherer Leistungsumfang Höherer Parallelisierung Bsp.: Simphony von Freescale Integration von Peripherie für Audio-Anwendungen SPDIF, I²S, ESAI Unterstützung von Dekodieralgorithmen Dolby, THX, DTS Eigenes Betriebssystem TU Dresden, DSP-Architekturen im Überblick Folie 22 von 22

23 Vielen Dank für Ihre Aufmerksamkeit! TU Dresden, DSP-Architekturen im Überblick

24 Quellen Boris Häberlein und Benjamin Martens: Eine Einführung in digitale Signalprozessoren(DSP) TU Dresden, DSP-Architekturen im Überblick