HDI Leiterplatten Technologie

Transkript

1 HDI Leiterplatten Technologie Albert Schweitzer Fine Line Gesellschaft Für Leiterplattentechnik mbh Itterpark 4, D Hilden Copyright Fine Line Vers. 2.0

2 Inhaltsangabe Inhalt Allgemeines Definition HDI Warum HDI? IPC Standards Herausforderungen bei der Herstellung von HDI Leiterplatten Design-Rules Nächste Generation der HDI Technologie HDI Kosten Schlussbemerkungen

3 Allgemeines

4 Allgemeines Der permanent steigende Bedarf an immer mehr Funktionalität, immer höheren Geschwindigkeiten bei immer kleiner werdenden Formfaktoren, treibt die HDI Leiterplatten Technologie.

5 Telekom / Handhelds: o Mobile Phone / Smartphone o Tablets o Network Base Station o Wireless Module o GPS Module o Cloud Computing / Service o Wifi Anwendungen Allgemeines Anwendungsgebiete für HDI Leiterplatten: Industrial / Consumer: o Industrie Computer o Digitalkamera / Action CAM o Notebook / Computer o SPS Steuerungsmodule o Mess- Regeltechnik Anwendungen o LED Anwendungen o Internet of Things Automotive: o Navigation Systeme o Emergency Call o Sensorik / Motormanagement o Tachograph / GPS Systeme o Autonomes Fahren o Radar Systeme Medizintechnik: o Hörgeräte o Medizinische Geräte o Diagnose Systeme o Computertomographie o Herzschrittmacher o Pulsmesser o Wearables

6 Allgemeines Diese Präsentation möchte Ihnen einen allgemeinen Überblick über den Stand der HDI Technik verschaffen. Gleichzeitig möchten wir Sie über die technischen Möglichkeiten von Fine Line bezüglich der HDI Technologie informieren.

7 Allgemeines Vergangenheit und Heute:

8 Allgemeines Zukunft!? Source: TTM

9 Allgemeines Zukunft!? Source: TTM

10 Definition HDI

11 Definition HDI HDI steht für: High Density Interconnection: IPC-6012D: Ein HDI Leiterplatten-Design ist ein Design mit einer Kontaktdichte von durchschnittlich 20 Pads/cm² (130 Pads/in²) auf beiden Seiten der Leiterplatte. Ein HDI Design hat typischerweise Microvias 150µm, eine Leiterbahnbreiteund einen Leiterbahnabstand von 100µm (4mil) und/oder Via in Pads und ein dünnes Dielektrikum. Source: IPC-6012D

12 Definition HDI Definition Microvia: <=150µm Bis 2013 hat die IPC (IPC-2013) ein Microvia wie folgt definiert: Der Lochdurchmesser: <= 150µm [5.9mil] und der Pad-Durchesser: <= 350µm [13.78mil] (Unabhängig ob mit dem Laser oder mechanisch gebohrt)

13 Definition Microvia: Aspect Ratio: Bohrdurchmesser Definition HDI Bohrlochtiefe Seit 2013 definiert IPC (IPC-T-50M) via Aspect Ratio. Diese Änderung der Definition ist erst bei der IPC-2013C vollzogen und wird nun mit dem Erscheinen neuer IPC Versionen in allen betreffenden Richtlinien nachgezogen. Source: Fineline

14 Definition HDI Neue IPC Definition Microvia (seit 2013): Aspect Ratio = X/Y, mit X 250µm [9,84mil] mit AR = 1:1 X = Bohrlochtiefe Y = Bohrdurchmesser 1 2 = Capture Land = Target Land / Landing pad Wobei die Bohrlochtiefe X von der Oberfläche des Capture Pads bis zur Oberfläche des Target Pads gemessen wird. Source: IPC

15 Definition HDI Definition Capture Land und Target Land : 1 2 = Capture Land = Target Land / Landing pad Definition: Capture Land: = Ausgangsfläche wo das Microvia beginnt. Target Land: = Fläche wo das Microvia endet, und eine elektr. Verbindung entsteht. Source: IPC

16 Definition HDI Definition Via Capture Pad: Via Capture Pad Via Capture Pads, sind die Kontaktstellen von Leiterbahnen an Durchkontaktierungen Via Capture Pad Source: Advanced Circuits

17 Definition HDI Definition Via Capture Pad, Surface Land Pad: Via Capture Pad Surface Land Pad Source: Altera

18 Definition HDI Definition Staggered und Stacked Vias Unterschied: Stagged Vias (Gestaffelte Vias) und Stacked Vias (Gestapelte Vias) Source: TTM

19 Warum HDI

20 Warum HDI Technologie? Warum überhaupt HDI / Microvia Technologie: Schnellere Entflechtung des Layouts Mehr Flexibilität im Design bei höherer Packungsdichte Verbesserung des EMV-Verhaltens Reduzierung der Lagenanzahl Verkürzung von Leiterbahnlängen und verbesserte Signalintegrität bei High-Speed Designs Einsatz aktueller High-Tech Bausteine nur auf Basis von HDI/Microvia Technologie möglich Kostenreduktion Microvias benötigen nur ein Drittel der Fläche konventioneller Bohrungen Verbesserte Eigenschaften im Bereich Wärmemanagement

21 Warum HDI Technologie? Reduzierter Platzbedarf beim Einsatz von HDI: Konventioneller Mulitlayer 4,13 dm² [64 sq.in] Ca. 0,6mm Strukturen 70-90mm/cm² Packungsdichte Konventionelle Blind/Buried Vias 2,06 dm² [32 sq.in] Ca. 130µm Strukturen mm/cm-2 Packungsdichte HDI mit Microvia 1,03 dm² [16 sq.in] Ca. 75µm Strukturen mm/cm² Packungsdichte

22 Warum HDI Technologie? Verbesserte Signalintegrität durch den Einsatz von HDI Technologie: Vergleich der Ersatzschaltbilder einer konventionellen Durchkontaktierung und einem Microvia. Geringere Signalstörung durch Microvias.

23 Warum HDI Technologie? Vergleich konventionelle Vias mit Microvias im IST (Interconnect Stress Test): 250µm Buried Vias 350µm PTH 800µm PTH 150µm Microvias Source: TTM

24 IPC Standards

25 IPC Standards IPC Standards im Umfeld der HDI Technologie: Design Laminate PCB-Fertigung Baugruppen- Reparatur für PCB Fertigung Nacharbeit IPC-2220-Serie mit IPC-4100-Serie mit IPC-6010-Serie mit J-STD-Serie, z.b. IPC-7711 IPC-2221A (Basis) IPC-4101A (Basis) IPC-6011 (Basis) J-STD-001C IPC-7721A (Basis) J-STD-002A IPC-2222 (rigid PCB) IPC-4110 IPC-6012A J-STD-020C (Phenolharz) (rigid PCB) IPC-2223 (flex. PCB) IPC/JPCA-4101 IPC-6013 (HDI) (flex. PCB) IPC-2224 (PCMCIA) IPC-6014 (PCMCIA) (IPC-7070) IPC-2225 (MCM) IPC-6015 (MCM) IPC-2226 (HDI-LP) IPC-6016 (HDI) IPC-7095A IPC/JPCA-2315 IPC-6018A Design und IPC-7351 (Land (Microwellen) Fertigung von Pattern) BGA IPC-A-600G (PCB Abnahme) IPC-A-610D (Baugruppenabn.) Source: IPC

26 IPC Standards Leider gibt es keine internationale, von allen Beteiligten anerkannte Nomenklatur, um die verschiedenen Aufbauvarianten von HDI Leiterplatten zu beschreiben. Viele Hersteller beschränken sich auf die folgenden Angaben: 1+N+1 i+n+i (i 2) Any Layer (ELIC = Every Layer Interconnect) Als Basis der folgenden Ausführungen dient grundsätzlich die IPC 2226 als Standard. Aber zunächst soll eine in Europa sehr verbreitete Beschreibungsvariante genauer besprochen werden.

27 IPC Standards IPC 2226: 2[C] Anzahl Microvia Lagen Anzahl Innenlagen zwischen Microvias Anzahl Microvia Lagen 2 + 6b + 2 Anzahl Innenlagen mit Buried Vias Source: Würth

28 IPC Standards Wo auch immer in der Fachliteratur auf den Aufbau von HDI Schaltungen genommen wird, werden auf die IPC Typen I bis VI Bezug genommen. Deshalb wollen auch wir sie im folgenden etwas genauer anschauen. IPC Type I: IPC Type II: IPC Type III: IPC Type IV: IPC Type V: IPC Type VI: Source: IPC2226

29 IPC Standards IPC Type I: 1[C]1 oder 1[C]0 IPC Type II: 1[C]1 oder 1[C]0 IPC Type III: >=2[C]>=0; IPC Type III: >=2[C]>=0; IPC Type III: >=2[C]>=0; Hier: stacked (gestaffelte) Vias IPC Type IV: >=1[P]>=0; IPC Type V: IPC Type VI: Source: IPC2226

30 IPC Standards Bei der folgenden Darstellung der HDI Typen wird die original Farbgebung der IPC 2226 benutzt: Aufbau Material z.b. RCC Prepreg / Kleber Lötstoppmaske Kern Material Flex Leitfähige Paste Puffer Leitfähig Leitfähige Loch Füllung Kupferfolie Plating Kupfer Source: IPC2226

31 IPC Standards IPC Type I: 1[C]1 oder 1[C] Source: IPC2226

32 IPC Standards IPC Type I: 1[C]1 oder 1[C] Definiert eine einfach-microvia Lage auf einer 1[C]0 oder auf beiden Seiten 1[C]1 eines Kerns. Der Kern kann ein Multilayer, Rigid oder Flex sein. Sowohl Microvias als auch normale Durchkontaktierungen können auftreten. Source: IPC2226

33 IPC Standards IPC Type II: 1[C]1 oder 1[C] b + 1 Definiert eine einfach-microvia Lage auf einer 1[C]0 oder auf beiden Seiten 1[C]1 eines Kerns. Der Kern kann ein Multilayer, Rigid oder Flex sein. Sowohl Microvias, buried Vias als auch normale Durchkontaktierungen können auftreten. Source: IPC2226

34 IPC Standards IPC Typ III: >=2[C]>=0; 2 + 4b + 1 Definiert mindestens zwei Microvia-Lagen auf mindestens einer Seite und auf der anderen Seite keine oder 2[C]0 oder mehr >=2[C]>=0 Der Kern kann ein Multilayer, Rigid oder Flex sein. Sowohl Microvias, buried Vias als auch normale Durchkontaktierungen können auftreten Source: IPC2226

35 IPC Standards IPC Type III: >=2[C]>=0; Hier: staggered (gestaffelte) Vias Achtung! dieser Aufbau wird bezüglich der Symmetrie nicht empfohlen. (Dieser Hinweis findet sich auch IPC-2226 Standard) 2 + 4b + 1 Source: IPC2226

36 IPC Standards IPC Type III: >=2[C]>=0; 2 + 4b + 1 Source: IPC2226

37 IPC Standards IPC Type III: >=2[C]>=0; Hier: staggered (gestaffelte) Vias Achtung! IPC: unbalanced constructions May result in warp & twist! Source: IPC2226

38 IPC Standards Da es sich bei den Typen IV bis VI um sehr spezielle, selten benutze Varianten handelt, soll IPC Type V: hier nicht weiter darauf eingegangen werden. IPC Type IV: >=1[P]>=0; IPC Type VI: Source: IPC2226

39 IPC Standards Auszug aus IPC 2226 Tabelle 5-1: Konstruktionslevel: Source: IPC2226

40 IPC Standards Die IPC 2226 unterscheidet dabei drei sogenannte Konstruktions-Level nämlich Level A,B,C Level A: Standard HDI Leiterplatte mit den geringsten Herstellungskosten und der größten Ausbeute. 95% aller HDI Leiterplatten entsprechen Level A. Level B: Standard mit erhöhten Anforderungen. Level C: High-End Anforderungen Source: IPC2226

41 IPC Standards Die Symbole a bis u in der Tabelle 5-1 Source: IPC2226 / Fineline

42 IPC Standards Die Symbole a bis u in der Tabelle 5-1: Source: IPC2226

43 IPC Standards Die Symbole a bis u in der Tabelle 5-1: Source: IPC2226

44 Definition HDI Neue IPC Definition IPC-T-50M Microvia (seit 2013): Aspect Ratio = X/Y, mit X 250µm [9,84mil] mit AR = 1:1 X = Bohrlochtiefe Y = Bohrdurchmesser Source: IPC2226

45 IPC Standards Via Kupferschichtdicken nach IPC-6012 Art der Vias Class 2 Class 3 Kupferdicke Microvia 12µm Mittelwert 12µm Mittelwert 10µm Minimum 10µm Minimum Kupferdicke Buried Via Core 15µm Mittelwert 15µm Mittelwert 13µm Minimum 13µm Minimum Kupferdicke Buried Via 20µm Mittelwert 25µm Mittelwert 18µm Minimum 20µm Minimum Kupferdicke Blind Via 20µm Mittelwert 25µm Mittelwert 18µm Minimum 20µm Minimum Source: IPC2226

46 Herausforderungen bei der Herstellung von HDI Leiterplatten

47 Herausforderungen bei der Herstellung von HDI-Leiterplatten Beispiele für HDI Leiterplattenherstellung:

48 Herausforderungen bei der Herstellung von HDI-Leiterplatten Beispiele für HDI Leiterplattenherstellung:

49 Herausforderungen bei der Herstellung von HDI-Leiterplatten Verschiedene Varianten der Microvia Herstellung: Source: IPC2226

50 Herausforderungen bei der Herstellung von HDI-Leiterplatten Das heute wichtigste Tool zur Herstellung von Microvias ist der Laser, aber es werden auch immer noch sehr viele Microvias durch das konventionelle Bohren hergestellt, was mit Sicherheit kein Nachteil bezüglich der Qualität darstellt. Gängige Methoden sind: - Mechanisches Bohren - CO 2 Laser Bohren (Infrarot Prozess) - Nd VAG Laser Bohren (UV Prozess) - Kombination aus IR und UV Laser

51 Herausforderungen bei der Herstellung von HDI-Leiterplatten Mechanisches Bohren: Kleinste Struktur: 0,1mm Max. Aspect Ratio: 1:20 Löcher pro Sekunde: ca. 20 Bohrer mit 0,3mm = 300µm Durchmesser. Ein menschliches Haar Mit einem Durchmesser von ca. 70µm 150µm Eine Microvia mit Durchmesser 50µm Source: IPC Dyconex

52 Herausforderungen bei der Herstellung von HDI-Leiterplatten Ein menschliches Haar zum Größenvergleich: 60-80µm Umrechnungen: 60-80µm = 0,06 0,08mm = mil = µin 1µm = 39.37µin = mil 1µin = 0,0254µm

53 Herausforderungen bei der Herstellung von HDI-Leiterplatten Mechanisches Bohren: Mechanisch gebohrte Microvias durchbohren die innere Kupferlage, um ein sicheres Ankontaktieren bei Bohrtiefen- Toleranzen zu gewähren: Source: CONTAC

54 Herausforderungen bei der Herstellung von HDI-Leiterplatten Bohren mit dem CO 2 Laser: Kleinste Struktur: 100µm Max. Aspect Ratio: 1:1 Löcher pro Sekunde: ca Mit dem CO 2 Laser lassen sich wegen der Reflexion keine Metalle, und insbesondere kein Kupfer bohren. Die Öffnung der Cu- Oberfläche erfolgt durch einen fotolithographischen Prozess. Alternativ wird die Reflexion durch eine Oxidierung der Oberfläche verhindert. Damit wird Kupfer wieder bohrbar. Großer Vorteil des CO 2 Prozesses: Der CO 2 Laser-Prozess stoppt automatisch bei der nächsten Kupferlage.

55 Herausforderungen bei der Herstellung von HDI-Leiterplatten Bohren mit dem CO 2 Laser: Source: AT&S

56 Herausforderungen bei der Herstellung von HDI-Leiterplatten Bohren mit dem CO 2 Laser: Source: TTM

57 Herausforderungen bei der Herstellung von HDI-Leiterplatten Bohren mit dem UV Laser: Kleinste Struktur: 25µm Max. Aspect Ratio: 1:1 Löcher pro Sekunde: ca. 100 Der Nd YAG Laser geht durch jedes Material. Nachteil ist die geringere Geschwindigkeit, verglichen mit dem CO 2 Laser und deshalb werden beide Verfahren neuerdings gemeinsam angewandt.

58 Herausforderungen bei der Herstellung von HDI-Leiterplatten Unterschied CO 2 - UV Laserstrahl: Links der CO2 Laser rechts der UV Laser. Wie man sehen kann, arbeitet der UV Laser sehr viel präziser. Source: LaserMicronics

59 Herausforderungen bei der Herstellung von HDI-Leiterplatten Bohren mit dem UV Laser: Source: AT&S

60 Herausforderungen bei der Herstellung von HDI-Leiterplatten Kombination aus UV und CO 2 Laser: In der Kombination UV/CO 2 schafft TTM ca /min Bohrungen pro Minute Source: TTM

61 Herausforderungen bei der Herstellung von HDI-Leiterplatten Laserbohren von Microvias: Laser gebohrte Microvias setzten auf der inneren Kupferlage auf. Source: CONTAC

62 Herausforderungen bei der Herstellung von HDI-Leiterplatten Konventionelle Durchkontaktierungen mech. gebohrt: Standard Erweitert Max. Aspect Ratio 1:14 1:20 Kleinster Bohrdurchmesser 0,15mm 0,1mm Lochgenauigkeit +/- 28µm +/- 30µm Microvias mechanisch oder durch Laser gebohrt: Standard Erweitert Max. Aspect Ratio 0,8:1 1:1 Kleinster Bohrdurchm. mech. 0,15mm 0,1mm Kleinster Bohrdurchm. Laser 75µm 60µm

63 Herausforderungen bei der Herstellung von HDI-Leiterplatten Vergleich der Bohr-Methoden: Source: Isola

64 Herausforderungen bei der Herstellung von HDI-Leiterplatten Kupferfüllung von Microvias: Additives used for bright acid copper plating are divided into 3 categories: (1) Carrier: make deposit a tighter grain structure, improve plating distribution & TP. (2) Brightener: direct enhance physical properties of the deposit, ex: tensile strength & elongation. (3) Leveler: adsorb preferentially at high points in the plating topography, allow low currentdensity areas to catch up with high area. Source: Dow

65 Herausforderungen bei der Herstellung von HDI-Leiterplatten All Layer HDI-PCB Herstellung: Source: Multek

66 HDI Design Rules

67 HDI Design Rules Auswahl wichtiger IPC-2226 HDI Features Symbol Feature Level A Level B Level C FL FL Standard Advanced a Microvia diameter target land 100 / 4 75 / 3 50 / / 4 50 / 2 b Microvia diameter capture land 150 / / 5 75 / / 4 75 / 3 c Microvia target land 400 / / / / / 10 d Microvia capture land 400 / / / / / 10 e External conductor trace width 125 / 5 75 / 3 50 / / 5 75 / 3 f External conductor spacing 125 / / 4 50 / / 5 75 / 3 Source: IPC / Fineline

68 HDI Design Rules Standard Microvia: HDI Dimensions, Features and Design Rules - Standard Microvias - Symb. Feature Merkmal Unit Standard Empfohlen Advanced A Microvia Capture Land size Microvia Capture Land Größe [µm / mil] 300 / / / 6 B Microvia Diameter Capture Land Microvia Durchmesser Capture Land [µm / mil] 100 / / 4 75 / 3 C Dielectric thickness Dicke Dielektrikum [µm / mil] / / 3 50 / 2 D Microvia Target Land size Microvia Target Land Größe [µm / mil] 300 / / / 6 Source: Fineline

69 HDI Design Rules Staggered Microvia Gestaffelte / Treppen MV: HDI Dimensions, Features and Design Rules - Staggered Microvia - Getaffelte / Treppen Microvias - Symb. Feature Merkmal Unit Standard Empfohlen Advanced A Microvia Capture Land size Microvia Capture Land Größe [µm / mil] 300 / / / 8 B Microvia Diameter Capture Land Microvia Durchmesser Capture Land [µm / mil] 100 / / 4 75 / 3 C Dielectric thickness Dicke Dielektrikum [µm / mil] / / 3 50 / 2 D Microvia Target Land size Microvia Target Land Größe [µm / mil] / / 9 A1 Microvia Capture Land size Microvia Capture Land Größe [µm / mil] 300 / / / 8 B1 Microvia Diameter Capture Land Microvia Durchmesser Capture Land [µm / mil] 100 / / 4 75 / 3 E Microvia Pitch Microvia Pitch [µm / mil] 400 / / / 12 Source: Fineline

70 HDI Design Rules Stepped Microvia Stufen Microvia: HDI Dimensions, Features and Design Rules - Stepped Microvia - Stufenförmige Microvias - Symb. Feature Merkmal Unit Standard Empfohlen Advanced A Microvia Capture Land size Microvia Capture Land Größe [µm / mil] 400 / / / 12 B Microvia Diameter Capture Land Microvia Durchmesser Capture Land [µm / mil] 200 / / / 6 C Dielectric thickness Dicke Dielektrikum [µm / mil] / / 3 50 / 2 D Microvia Target Land size Microvia Target Land Größe [µm / mil] / / 9 A1 Microvia Capture Land size Microvia Capture Land Größe [µm / mil] 400 / / / 12 B1 Microvia Diameter Capture Land Microvia Durchmesser Capture Land [µm / mil] 100 / / / 4 Source: Fineline

71 HDI Design Rules Skipped Microvia Übersprungene Microvia: HDI Dimensions, Features and Design Rules - Skipped Microvia - Übersprungene Microvias - Symb. Feature Merkmal Unit Standard Empfohlen Advanced A Microvia Capture Land size Microvia Capture Land Größe [µm / mil] 300 / / / 10 B Microvia Diameter Capture Land Microvia Durchmesser Capture Land [µm / mil] 150 / / / 6 C Dielectric thickness Dicke Dielektrikum [µm / mil] / / 3 50 / 2 D Microvia Target Land size Microvia Target Land Größe [µm / mil] / / 10 F Distance Inner Layer Abstand zur Innenlage [µm / mil] 400 / / / 14 Source: Fineline

72 HDI Design Rules Stacked Microvia Gestapelte Microvia: HDI Dimensions, Features and Design Rules - Stacked Microvia - Gestapelte Microvias - Symb. Feature Merkmal Unit Standard Empfohlen Advanced A Microvia Capture Land size Microvia Capture Land Größe [µm / mil] 300 / / / 10 B Microvia Diameter Capture Land Microvia Durchmesser Capture Land [µm / mil] 100 / / / 4 C Dielectric thickness Dicke Dielektrikum [µm / mil] / / 3 50 / 2 D Microvia Target Land size Microvia Target Land Größe [µm / mil] / / 10 Source: Fineline

73 HDI Design Rules Type 1) Standard Type 2) Gestaffelte V. Staggered Vias Type 3) Stufenförmige V. Stepped Vias Type 4) Übersprungene V. Skipped Vias Type 5) Gestapelte V. Stacked Vias Type 6) On pad Wichtige HDI Design Rules Index Beschreibung Unit Type 1) Type 2) Type 3) Type 4) Type 5) Type 6) S: A: S: A: S: A: S: A: S: A: S: A: A Microvia entry pad size [µm] A1 Microvia entry pad size [µm] B Laser drill size [µm] B1 Laser drill size [µm] C Dielectric thickness [µm] D Capture pad size [µm] E Microvia pitch [µm] F Anti pad size [µm] G Buried hole size [µm] S:= Standard A:= Advanced Source: Fineline

74 HDI Design Rules Achtung: Nicht empfohlen! Source: TTM

75 HDI Design Rules Lösung: Lösung 1: Lösung 2: Offset via Offset via Source: TTM

76 HDI Design Rules Abstand Microvia zu Buried Via Pad definiert in IPC-2226: Abstand = (p+c)/2 z.b. c = 300µm (MV target land) p = 400µm (Buried Via pad Größe) Abstand = 350µm Source: TTM

77 HDI Design Rules 1.0 mm IPC Class II 1.0 mm IPC Class III Zwei Leiterbahnen! Nur eine Leiterbahn! BGA Land = 500µm / 20mil Intern Via Capture Pad = 500µm / 20mil Extern Via Capture Pad = 500µm / 20mil Via Hole = 250µm / 10mil Leiterbahnbreite = 100µm / 4mil Leiterbahnabstand = 100µm / 4mil BGA Land = 500µm / 20mil Intern Via Capture Pad = 635µm / 25mil Extern Via Capture Pad = 635µm / 25mil Via Hole = 250µm / 10mil Leiterbahnbreite = 125µm / 5mil Leiterbahnabstand = 125µm / 5mil Source: TTM

78 HDI Design Rules 0.8 mm IPC Class II 0.8 mm IPC Class III 50µm / 2mil Soldermask Freistellung Eine Leiterbahn BGA Land = 400µm /15.5mil Intern Via Capture Pad = 500µm / 20mil Extern Via Capture Pad = 500µm / 20mil Via Hole = 250µm / 10mil Leiterbahnbreite = 100µm / 4mil Leiterbahnabstand = 100µm / 4mil Keine Leiterbahn! BGA Land = 400µm / 15.5mil Intern Via Capture Pad = 635µm / 25mil Extern Via Capture Pad = 635µm / 25mil Via Hole = 250µm / 10mil Leiterbahnbreite = None Leiterbahnabstand = 165µm / 6.5mil Source: TTM

79 HDI Design Rules IPC 6012 Class II IPC 6012 Class III Class 3: Der minimale Restring muss 50µm [1969µin] betragen. Klasse 3: 90 Ausbruch bei Class2 erlaubt Class 3: Min. Restring bei Innenlagen 25µm [984µin] Source: TTM / IPS

80 HDI Design Rules IPC 2226 Definition Wieviel Leiterbahnen zwischen BGA Pads verlegt werden können. Source: IPC

81 HDI Design Rules Via in Pad: Standard mit Dog-Bone : Via in Pad Lösung: Pads Ableit- Cap PTH PGA Pad Pads Ableit- Cap PGA Pad Dog-Bone Source: TTM

82 HDI Design Rules Via in Pad: Dog-Bone Pads Source: Mentor

83 Unterschied zwischen: HDI Design Rules maskendefinierten Solder Mask Defined, SMD Pads Copper kupferdefinierten Non Solder Mask Defined, NSMD Pads Copper Source: TopLine

84 HDI Design Rules Source: TopLine

85 E A HDI Design Rules TI Empfehlung für 0.5mm pitch BGA Design B Pad Type: NSMD Pitch A = 500µm Pad Größe B = 250µm Freistellung C = 50µm um das Pad Mask Web D = 150µm Leiterbahnbreite E = 82µm Abstand Pad Leiterbahn E = 82µm D C Source: Fineline

86 HDI Design Rules TI Empfehlung für 0.5mm pitch BGA Design Pad Type: NSMD Pitch A = 500µm Pad Größe B = 250µm Via pad Größe B = 254µm Via Bohr Durchmesser F = 127µm Abstand Pad zu Via G = 72µm Länge Leiterbahn vom Pad zu Via H = 82µm Länge Leiterbahn ohne Solder Mask I = 35µm Source: Ti

87 Nächste Generation HDI Technologie

88 Nächste Generation HDI Technologie Permanente Erhöhung der I/O Dichte bei Bauteilen: Chip Scale Packaging Flip-Chip Source:TTM

89 Nächste Generation HDI Technologie Permanente Erhöhung der I/O Dichte bei Bauteilen: Flip-Chip Flip-chip I/O pitch: 0.4mm 0.2mm Und kleiner Source:TTM

90 Nächste Generation HDI Technologie Permanente Erhöhung der I/O Dichte bei Bauteilen treiben die HDI Technologie: Source: Oberender

91 Nächste Generation HDI Technologie Permanente Erhöhung der I/O Dichte bei Bauteilen treiben die HDI Technologie: Die Miniaturisierung Der elektronischen Komponenten schreitet permanent fort. Source: Multek

92 Nächste Generation HDI Technologie Zukunft!? Source:TTM

93 Nächste Generation HDI Technologie All-Layer Technologie: Source:TTM

94 Nächste Generation HDI Technologie All-Layer Technologie: Source:TTM

95 Nächste Generation HDI Technologie Technologien: CSP (Chip Scale Packages) FC-CSP (Flip Chip) CSP BOC (Board on Chip) PoP (Package on Package) PiP (Package in Package) SiP (System in Package) RF Module LED Package Source:Fastprint

96 HDI Kosten

97 Kosten HDI Kosten 1x Verpressen 2x Verpressen 3x Verpressen 175% 100% % Laser Bohren 1 bis 3 120% Microvias Innenlagen Staggered Vias 140% 1 + 6b + 1 Buried Vias Mechan. Bohren 150% 2 + 4(6b) + 2 Microvias Innenlagen Staggered + Buried Vias 2 bis b + 2 Microvias Innenlagen Staggered + Buried Vias 3 bis 6 Komplexität Source: Fineline

98 HDI Kosten Preis-Density-Matrix Die Preis-Density Matrix vergleicht den relativen Preis Index (RCI) von Through-Hole Vias mit den äquivalenten Microvias, zusammen mit der durchschnittlichen Dichte an Vias pro Square inch. Source: Happy Holden

99 HDI Kosten Link: Source: Sanmina

100 HDI Kosten Link: Statt 6 Lagen Neu: 10 Lagen Cost Ratio Verhältnis ändert sich von: 1 auf 1.56 Source: Sanmina

101 HDI Kosten Die sicherste Methode den Preis Ihrer Leiterplatte in Erfahrung zu bringen, ist und bleibt die Anfrage bei dem Lieferanten Ihres Vertrauens.

102 Schlussbemerkungen

103 Schlussbemerkungen Viele Themen im Umfeld der HDI Technik wurden aus Zeitgründen im Rahmen dieser Präsentation nicht einmal erwähnt. Stellvertretend seien hier die Themen Basis-Materialien und kontrollierte Impedanzen genannt, die sowohl beim Design als auch bei der Fertigung der Leiterplatte eine immer größere Rolle spielen.

104 Schlussbemerkungen Zum Thema Material, hier nur eine Übersicht, um Ihnen die große Vielfalt, auf die Fine Line zugreifen kann, zu zeigen. Vergleich der Kenngrößen verschiedener Leiterplatten Basismaterialien Harz-System Hersteller Produkt Type IPC Tg Td Dk Dk Dk Df Df Df MHz 1GHz 10GHz 1MHz 1GHz 10GHz Epoxy CEM-3 Shengyi S 2130 CEM ,6 0,0016 Epoxy FR-4 Shengyi S 1000 Low CTE / ,8 0,013 Epoxy FR-4 Shengyi S 1170 FR-4 / ,6 0,012 Epoxy FR-4 Isola FR408 FR-4 / ,63 0,013 Epoxy FR-4 Isola 370HR FR-4 /24,/ ,7 4,5 0,016 0,017 Polyimide Isola P95 High-Temp / ,4 4,2 0,014 0,016 Polyimide Nelco N High-Temp /40,/ ,9 3,9 0,015 Polyimide Arlon 85N High-Temp / ,39 0,008 PPO-polyphenylene oxide Isola Getek Low Dk,Df / ,6 0,009 PPO-polyphenylene oxide Panasonic Megtron 4 High Tg / ,8 0,005 PPE-Polyphenylene ester Panasonic Megtron 6 Low Dk,Df / ,4 0,0015 PPE-Polyphenylene ester Panasonic Megtron 7 Low Dk,Df / ,37 3,35 0,001 0,002 PPE-Polyphenylene ester Nelco N Low Dk,Df / ,8 3,7 0,014 BT-bismalamine triazine Nelco N5000 Low Dk,Df / ,8 3,6 0,014 CE-cyanate ester Nelco N8000 Low Tg ,7 0,011 PTFE Teflon Rogers R3003 High RF 500 3,0 0,001 PTFE Teflon Taconic TLX High RF 2,5 0,013 Ceramic Arlon 25N High Temp / ,38 0,0025 Source: Fineline

105 Danke für s Zuhören