architecture structure_fb_add of FourBit_Adder is component HALF_ADDER port (A, B : in Bit; COUT, SUM : out Bit;) ; end component ; component FULL_ADDER port (A, B, CIN : in Bit; COUT, SUM: out Bit;); end component ;. Professor Dr.-Ing. für Informatik 3 1
Inhalt Kap. 1: Technologie Integrierter Schaltkreise 1.1 Motivation 1.2 Physikalische Grundlagen 1.3 Fertigung Integrierter Schaltkreise Kap. 2: Schaltungsentwurf mit VHDL 2.1 Rechnerentwurfssprachen 2.2 VHDL Syntax und Semantik 2.3 VHDL Simulation und Test 2.4 Zusammenfassung VHDL 2.5 Verilog versus VHDL 2.6 Synthesefähige Beschreibungen 2
Inhalt Kap. 3: Rechnergestützter Schaltungsentwurf 3.1 Abstraktionsebenen 3.2 Entwurfsstile 3.2.1 Fokus: Zellen (Chipkern) Vollkundenspezifisch Standardzellen (semi-custom) Makrozellenentwurf Gate-Arrays 3.2.2 Fokus: Chipkern zu Anschlüsse 3.4 Design-Flow -eigener Design-Flow Für Standardzellen, Makrozellen Entwurfsregeln auf Layoutebene Analyse zeitlichen Verhaltens Optimierung Zeit vs. Fläche Verifikation 3
Inhalt 3.5 Datenformate für Layoutebene und Technologie 3.5.1 Design-Regelbeschreibung (CIF, GDSII, LEF) 3.5.2 Formate für Zeit und Geometrie (EDIF, SDF, TLF) Kap. 4: Synthese digitaler Schaltungen 4.1 Technologieabbildung 4.1.1 Überdeckung 4.1.2 Verfügbarkeit 4.2 Layoutabbildung 4.2.1 Partitionierung 4.2.1 Flurplan 4.2.3 Platzierung 4.2.4 Kompakttierung 4
Inhalt Kap. 5: Taktbaum-Synthese 5.1 Routing 5.2 Taktbaum Kap. 6: Entwurf für Testbarkeit 6.1 JTAG 6.2. Boundary scan 6.3. BIST, SPI Kap. 7: Low-Power Design for Deep Sub-mircon Circuits 5
Kap. 1: Technologie Integrierter Schaltkreise 1.1 Motivation 1.2 Physikalische Grundlagen 1.3 Fertigung Integrierter Schaltkreise 6
1.1 Motivation Warum integrierte Schaltkreise? Räumliche Kompaktheit Hier Bild 1.1 7
1.1 Motivation Warum integrierte Schaltkreise? Operationsgeschwindigkeit Kurze Wege kurze Schaltzeiten Energieverbrauch Geringe Ladungsmengen geringer Energieverbrauch Probleme: je kleiner um so höher Leckströme Statische Verlustleistung mittlerweile nicht mehr zu unterschätzen Kosten Geringe Kosten pro Stück 8
1.1 Motivation Geschichte mikroelektronischer Systeme Erfindung Transistor Shockley, Bell Laboratorien, 1947 Sperrschicht-Feldeffekttransistor Bardeen, Brattain, 1948 Bipolar-Transistor 1956, Nobelpreis Grundbauelement für Computer Mueller, Bell Laboratorien, 1958 Transistors: A Survey of their Applications in the Computer Field Noyce, Fairchild, 1959 Transistor in Planartechnik 9
1.1 Motivation Moore sches Gesetz, 1964, Intel 1971, Intel 4004 Quelle: images.computerwoche.de Quelle: www.technologyevangelist.com 10
1.1 Motivation Klassifikation integrierter Schaltkreise Tabelle 1.1 einfügen 11
1.2 Physikalische Grundlagen Materie Elektrische geladene Teilchen Coulomb sches Gesetz: abstoßende/anziehende Kraft Strom (Ampere A) Materie strebt nach Ladungsausgleich unterschiedlich geladene Materie verbinden Ladungsausgleich Stromstärke: pro Zeiteinheit fließende Ladung Stromdichte: Stromstärke pro Flächeneinheit Spannung (Volt V) Ladungsdifferenz 12
1.2 Physikalische Grundlagen Widerstand (Ohm Ω) Leitendes Medium: Tendenz sich Stromfluss zu widersetzen Abhängig von Material, Länge und Querschnitt Kapazität (Farad F) Maß für Fassungsvermögen elektrischer Ladungen Elektrische Leistung (Watt W) Produkt aus Stromstärke und Spannung 13
1.2 Physikalische Grundlagen Physik der Halbleiter Atom: Atomkern (positiv + neutral) und Elektronenhülle (negativ) Elektronenhülle entscheidend für Mikroelektronik Veranschaulichung durch Elektronenschalen Valenzelektronen Elektronen auf äußerster Hülle 14
1.2 Physikalische Grundlagen Kristallgitter Atome mit nicht vollständig gefüllten Valenzschalen 15
1.2 Physikalische Grundlagen Bändermodell Energetischer Zustand massiven Stücks Materie 16
1.2 Physikalische Grundlagen Klassifikation Festkörper durch Bändermodell Nichtleiter (Isolator) Große Bandlücke Leiter Kleine Bandlücke Halbleiter Kleiner als bei Nichtleitern, größer als bei Leitern 17
1.2 Physikalische Grundlagen Elektronen-Loch-Paar Freie Elektronen: durch thermische Energie vom Valenzband ins Leistungsband transportiert Rekombination Vereinigung Elektronen-Lochpaar Diffusion Anlegen Spannung Bewegung entgegen Ladungsgradient 18
1.2 Physikalische Grundlagen N-Dotierung / P-Dotierung Gezielte Veränderung der Leitfähigkeit Einbringen zusätzlicher freier Ladungsträger Majoritätsträger / Minoritätsträger 19
1.2 Physikalische Grundlagen Elektrische Bauteile aus dotierten Halbleitern pn-übergang Ausbilden einer Verarmungszone / Raumladungszone Anlegen einer Spannung Ausweiten / Abbau Raumladungszone 20
1.2 Physikalische Grundlagen Schichtenaufbau Basis, Emitter, Kollektor 0 V: keine Diffusionsströme > 0,6 V: Abbau Basis-Emitter-Sperrschicht Stromfluss Bipolartransistor npn/pnp-transistor 21
1.2 Physikalische Grundlagen Bipolartransistor Nachteile? Daher Feldeffekttransistor Akkumulation, Verarmung, Inversion 22
1.2 Physikalische Grundlagen Betriebsweise NMOS-Transistor Cut-off, linearer Bereich Sättigung 23
1.2 Physikalische Grundlagen Strom/Spannungskennlinie Beispiel NMOS-Transistor 24
1.2 Physikalische Grundlagen Verschiedene MOS-Transistortypen n-kanal selbst-sperrend, selbst-leitend p-kanal selbst-sperrend, selbst-leitend selbst-leitend: bereits bei 0 V leitender Kanal Transistor fungiert als Widerstand 25
1.2.1 Physikalische Grundlagen - CMOS Schaltverhalten n-kanal Transistor Analyse von Schaltungen Transferverhalten U in U out entscheidend per Definition: Source beim n-kanal Transistor dort wo negativeres Potential gegeben Verhalten beim Entladen: Ausgangssituation: U out = U D = H U S = L U G = H U G U S = L U = H D U In C U Out 26
1.2.1 Physikalische Grundlagen - CMOS Es gilt: U DS U H U L U GS U th Transistor zu Beginn im Sättigungsbereich Kapazität wird entladen U D ; irgendwann gilt: U DS < U GS - U th Transistor geht in linearen Bereich über am Ende: U D = L Kapazität vollständig entladen 27
1.2.1 Physikalische Grundlagen - CMOS Verhalten beim Aufladen: Ausgangssituation (Drain und Source wechseln) U out = U S = L U D = H U G = H U G U = H D U S = L U In C U Out 28
1.2.1 Physikalische Grundlagen - CMOS andere Situation wie vorher Transistor zu Beginn in Sättigung (wie vorher) jedoch: Kondensator wird aufgeladen U out und damit U S wird ständig größer Folge: U GS sinkt im gleichem Maß wie U DS es gilt ständig U DS > U GS - U th Transistor laufend in Sättigung U GS sinkt unter U th Aufladevorgang beendet U out = U H - U th Kondensator lädt sich nicht vollständig auf weiterer Nachteil: Aufladen dauert länger als Entladen 29
1.2.1 Physikalische Grundlagen - CMOS Lösung des Problems: p-kanal Transistor verhält sich weitgehend invers zum n-kanal Transistor d.h. Probleme beim Aufladen existieren beim Entladen daher Kombination mit n-kanal Transistor CMOS-Technik Beispiel: CMOS-Transistor Vdd nur Stromfluss beim Schalten voller Hub am Ausgang Anstiegs-/Abfallzeiten gleich Ausgang in out Eingang Betriebsspannung B G G S D D S B n+ p+ p+ n+ n+ p+ Masse 30 n-wanne p-substrat
1.2.2 Physikalische Grundlagen Beschreibung Layout CMOS-Inverter 31
1.2.2 Physikalische Grundlagen - CMOS Verschiedene Entwurfsstile 32
1.3 Fertigung Integrierter Schaltkreise Herstellung von Siliziumscheiben (Wafer) Erzeugung reines, einkristallines Silizium Czochralski-Verfahren Messung der Gitterorientierung 33 Schneiden von Scheiben
1.3 Fertigung Integrierter Schaltkreise Chip-Ausbeute (engl.: yield) Fehler bei Fertigung Verunreinigung Silizium (Fremdatome Kristallzüchtungsappartur) Bindungsfehler im Kristall Je größer Chip um so größer Wahrscheinlichkeit für Defekt 34
1.3 Fertigung Integrierter Schaltkreise Planartechnik Sequenzielle Ausführung von Prozessschritten, angewandt auf Oberfläche des Schaltungsträgers, die Waferscheibe zur sukzessiven Erzeugung der elektronischen Bauteile Besteht aus folgenden Schritten Photolithographie Oxidation Materialanlagerung Ätzen Diffusion 35 Ionenimplantation
1.3.1 Photolithographie Photolithographie Erfordert Maskensatz Maske optisch abbilden auf Oberfläche Photolack (photosensitiver Polymer) Strukturierung durch UV-Belichtung von Photolack Negativer und positiver Photolack 36
1.3.1 Photolithographie Alternativen Röntgenlithographie Kleinerer Fokus möglich Elektronenstrahllithographie (engl.: E-Beam Lithographie) Keine Masken Strukturen werden direkt durch Strahl geschrieben Zukunft: DNA-Assemblierung von Nanobauelementen? 37
1.3.2 Oxidation Oxidation Erzeugen Siliziumoxid-Schicht Wasserdampf oder Sauerstoff bei hohen Temperaturen (900 1110 C) Oxidation in zwei Schritten Reaktion mit Siliziummaterial Diffusion Sauerstoffmoleküle Selektive Oxidation Über Masken und separate Schicht (z.b. Siliziumnitrid) Erzeugen von Bird s Beaks (Vogelschnäbel) 38
1.3.3 Materialanlagerung Materialanlagerung Aufbringen von Material ohne chemische Reaktion Metall für Verbindungen Polysilizium für Verbindungen Epitaxie Aufbringen von neuem Silizium Wichtig für: sog. vergrabene Kontakte und Schichten Burried contcts Burried layers Können durch Tiefendiffusion erzeugt werden 39
1.3.4 Ätzen Ätzen Selektives Entfernen von Material oder Schichten, die vorher durch Lithograhphie und Photolackbelichtung strukturiert wurden Unterscheidung isotropes und anisotropes Ätzen 40
1.3.5 Diffusion Diffusion Dotierung von Bereichen Probleme Unterdiffusion Nachdiffusion 41
1.3.6 Ionenimplantation Ionenimplantation Alternative zu Diffusion Bei Raumtemperatur möglich Geringere laterale Fehldotierungen Dotierungsprofil besser steuerbar Jedoch Ionenquelle und Teilchenbeschleuniger erforderlich 42
1.4 Animation Prozessierung Beispiel für Prozessfolge S. Folien in StudOn 43
1.5 Probleme bei Fertigung Abweichung Layout und gefertigter Chip Bird s Beaks Oberflächendeffekte Isotropie Nachdiffusion 44
1.5 Probleme bei Fertigung Justierfehler Justiermarken um Problem in Griff zu bekommen 45
1.5 Probleme bei Fertigung Entstehen parasitärer Bauteile Latch-up-Effekt durch Thyristor 46
1.5 Probleme bei Fertigung Reduzierung parasitärer Widerstand Schutzringe (engl.: guard rings) Reduzierung parasitärer Widerstände 47