Mehrelementige intermetallische Phasen in kleinen, bleifreien Lotvolumina

Ähnliche Dokumente
Lead-Free Solders. Bleifreie Lote

Bleifreies Handlöten. Übersicht

2 Löttechnik. 2.1 Tipps und Tricks zum Thema Löten. HSR Hochschule für Technik Rapperswil

Bleifreie Leiterplattenoberflächen- Ein Blick unter die Oberfläche

EINFÜHRUNG. bei Elektro- und Elektronikgeräten, die ab den neu in Vehrkehr gebracht werden.

Schmelzen - Erstarren

Fehleranalyse an BGA Lötverbindungen

Design in der Bleifrei-Technologie

Gasblasen in gelöteten Anschlußballs von BGAs

Schädigungsmechanismen in Lötverbindungen bei erhöhter Temperatur

Versuchsanleitung SMD-Bestückung

Balver Zinn Josef Jost GmbH & Co.KG

Bleifreie Bauteile bei Diotec Lead Free Products at Diotec

ERNI Electronic Solutions

Qualifizierung und Zuverlässigkeit von Lötverbindungen

Vorgelegt von Dipl.- Chem. Simona Klima geb. in Cluj-Napoca, Rumänien

336 Wannenstiftleisten RM 1,27mm, gerade/gewinkelt Box Headers, 1.27mm Pitch, Straight/Right-Angled

Verbindungswerkstoffe in der Leistungselektronik

Design in der Bleifrei-Technologie

Intermetallische Systeme, ( Legierungen ) Metalle

Leiterplattenendoberflächen Lagerung von Leiterplatten

HIGHLIGHTS. Stark in der Region - erfolgreich in der Welt

Wellenlöten, Durchstecktechnik (THT), Handlöten, Einpresstechnik, Kabelfertigung

Schadstoffarme Funktionswerkstoffe in der Elektronikmontage

GMB >5g/cm 3 <5g/cm 3. Gusseisen mit Lamellengraphit Gusseisen mit Kugelgraphit (Sphäroguss) (Magensiumbeisatz)

Dipl.-Ing. Martin Sachs, DB Electronic Daniel Böck GmbH

Balver Zinn Josef Jost GmbH & Co.KG Selective Soldering Issues Hamburger Lötzirkel 12/05/09

Zuverlässigkeitssteigerung durch Packagemodifikation und Sonderlötkonzepte für kritische SMD Bauformen

Werkstoffe in der Elektrotechnik Grundlagen - Aufbau - Eigenschaften - Prüfung - Anwendung - Technologie

PORENFREIE LÖTTECHNOLOGIE

1.11 Welcher Stoff ist es?

Institut für Eisen- und Stahl Technologie. Seminar 2 Binäre Systeme Fe-C-Diagramm. Dipl.-Ing. Ch.

Bleifreie Leiterplatten Endoberfläche. Referent Dipl.-Ing. Uwe Filor MBM

Zuverlässigkeit von Lötverbindungen - AVT für die Leistungselektronik

Röntgeninspektion von Baugruppen in der Elektronik

Aluminium. Eisen. Gold. Lithium. Platin. Neodym

12. Europäisches Elektroniktechnologie-Kolleg. 19. bis 21. März 2009

Multifunktionale Reflowlötanlagen für innovative Back-Side-Reflowtechnologien Dietmar Birgel, Endress+Hauser; Dr. Hans Bell, Rehm

Entwicklung von Lötprozessen mit Au/Sn für optoelektronische und höchstfrequente Anwendungen

Umstellung der Lötprozesse des Servicezentrums Elektronik ZE von bleihaltig in bleifrei zum 1. Januar 2010

Inhaltsangabe: Beginn mit der Aufteilung in drei Gruppen ¾A) Handlöten Æ Dietmar Birgel, Fa. Endress+Hauser ¾B) Selektivlöten automatischer Prozess Æ

Bleifreies Lot in der Handlötung

Vakuum-Reflow: Die einfache Lösung für Porenreduktion in Lötstellen durch Inline-Reflow-Anlagen

Bestimmung der feuchte- und temperaturabhängigen Wärmeleitfähigkeit von Dämmstoffen

1 Einführung Ausgangslage und inhaltliche Zielsetzung Aufbau des Handbuchs 3. 2 Kriterien für den Einsatz von MID 7

18 zuzügl. Versand. TMP-Universallot 37 TMP Löttests sind immer unerlässlich. Alle Angaben ohne Gewähr.

Nr.1. Kontaktstifte Prüfadapter. Kontaktstifte zur Kontaktierung von bleifreien Loten und Oberflächen

Innovationsforum Micro-Nano-Integration Workshop Gedruckte elektronische Applikationen Erfurt

Bleifrei-Knackpunkte - Erläuterung der Löttechnologien

Plated Copper on Thick Film Technology (PCTF) PCTF-Technology

3.6 Phosphate der Strukturfamilie M 2 O(PO 4 ) 93

Bleifreies Lot in der Handlötung

Oberflächen von Leiterplatten im Prototyping

Abb. 2: Stiftleiste mit der ept-einpresszone - eine branchenübergreifende Standardanwendung für die Einpresstechnik.

Sankt Augustiner Expertentreff Gefahrstoffe

Temperaturprofile für das Reflowlöten. 1 Das Labyrinth der Reflowprofile

Bleifreies Lot in der Handlötung

Direkt Palladium/Gold (EPAG) auf Kupfer die neue Oberfläche für anspruchsvolle Elektronik

GWP - Wissen schafft Fortschritt Werkstofftechnische Untersuchung einer 2 -Münze

Through Hole Reflow Reduction of Hazardous Substances

Leistungselektronik Schweizer Electronic AG SE/ SM Weitergabe und Veröffentlichung nur mit Zustimmung der Schweizer Electronic AG Seite 1

Handhabung u. Lagerung von Leiterplatten

Service rund um die Leiterplatte CAD-Layout - Entwicklung - Projektbetreuung

TU Ilmenau Chemisches Praktikum Versuche Binäres Phasendiagramm. Schmelzdiagramm

Protokoll zum Versuch Keramographie

Materialwissenschaftliche Aspekte bei der Entwicklung bleifreier Lotlegierungen

Prüfverfahren Prof. Redlich 1. Bestückungsverfahren Beispiel: Herstellung eines elektronischen Gerätes

Printed Polymer Eine Alternative zur SMD-Bestückung. Seite 1

Effektive Schirmungs- und Massungskonzepte

Dr.-Ing. Thomas Ahrens, Fraunhofer ISIT, Itzehoe. Tel

Tabelle 1.1 Entwicklung der Bauelementeabmessungen bis 2020 [1] Jahr ,5 1 0,5 0,25 0,125 0,08 0,04

Ihr Dienstleister für die Elektronikfertigung

Webinar HDI Microvia Technologie - Kostenaspekte

SI-Handbuch Naturwissenschaftliche Grundlagen

Thermomechanisch gewalzte Feinkornstähle. Technische Lieferbedingungen für Grobbleche. voestalpine Grobblech GmbH

PallaBond, eine neue multifunktionale Endoberfläche

70 4. REALE ZUSTANDSDIAGRAMME UND IHRE INTERPRETATION. x 1 x 4 x

Bestückung elektronischer Baugruppen

ERNI Roadmap zur Einhaltung der RoHS bleifreier Steckverbinder. Grundlage ist die

Wasserstoff. Helium. Bor. Kohlenstoff. Standort: Name: Ordnungszahl: Standort: Name: Ordnungszahl: 18. Gruppe. Standort: Ordnungszahl: Name:

Metallografische Zielpräparation von elektronischen und mikroelektronischen Bauteilen mit dem neuen TargetSystem

Leiterplatten und Baugruppen Bestücken, Löten, Montieren

Die ATLAS Pixel Story

zu geben und stehen gerne für detailliertere Auskünfte zur Verfügung Bungard Sur Tin Chemisch Zinn

Technologien und Tests der Aufbau- und Verbindungstechnik zur Erhöhung der Zuverlässigkeit und der Lebensdauer von PV-Modulen

Reflow -Technologie Produktübersicht

Physikalisches Grundpraktikum Taupunktmessung. Taupunktmessung

Einführung in die Metallographie

Bauelemente der Elektronik Teil 1

!!! Du darfst eine Teilaufgabe von Nr. 2 und zwei der Teilaufgaben von Nr 4 streichen!!!

Grundlagen der Leiterplatten- Baugruppen- Entwicklung und Fertigung

SEHO POWERREPAIR. Technisches Datenblatt. Selektives Reparatur-Lötsystem. Technisches Datenblatt PowerRepair

Im Onlineshop wird FR4 Material mit einem TG135 verwendet.

Lötbarkeit von chemisch verzinnten Leiterplatten (smarttin ) nach verschiedenen Stresssimulationen und Lagerungszuständen (Echtzeit)

Insulated Metallic Substrate (IMS-Leiterplatten)

smt packaging 2015 PCB/Forum

Flex-LP und Starr-Flex-LP aus der Sicht des Bestückers...

Verarbeitungsspezifikation Application Specification. Verarbeitungsspezifikation. Application Specification MA_59V054. für for. Leiterplattenstecker

Schoeller-Electronics GmbH Tel: +49(0) Marburger Straße 65 Fax: +49(0) Wetter

Zustandsüberwachung mit Monitorstrukturen

Transkript:

Mehrelementige intermetallische Phasen in kleinen, bleifreien Lotvolumina Metallographietagung, 17.-19.9.2003, Berlin Jürgen Villain*, Harald Masuch**, Hans-Jürgen Albrecht*** * Fachhochschule Augsburg, Augsburg ** Dr. Fechter GmbH, Umweltlabor und Ingenieurbüro, Berlin *** Siemens AG, Berlin 1. Einleitung In modernen Elektroniken, z. B. in mobiler Kommunikationstechnik, werden miniaturisierte elektronische Bausteine eingesetzt. Diese Bausteine werden in Zukunft für die löttechnische Verarbeitung mittels bleifreier Lotwerkstoffe, z. B. SnAg-, SnCu-, SnAgCu-, (SnZn- und SnAgCuBi)-Legierungen, auf Leiterplatten vorzubereiten sein. Im Vergleich zu Lötstellen vor ca. 5 Jahren liegen die kleinsten Lotvolumina heute bei ca. 0.0001 mm 3 bei unveränderten Gold- bzw. Nickelschichtdicken, welche als benetzungsunterstützende oder diffusionsbehindernde Schichten eingesetzt werden. Damit wird die gelöste Goldmenge in einem Lotvolumen oberhalb der Löslichkeit liegen. Bedingt durch die bei bleifreien Loten ca. doppelt so hohe Lösungsgeschwindigkeit für Fremdelemente im Lot als bei konventionellen SnPb-Loten gehen auch Stoffe (wie z.b. Nickel) in Lösung, die bei SnPb-Loten erst bei sehr viel höheren Temperaturen und längeren Zeiten in Lösung gehen würden. Dadurch entstehen in kleinen Lotvolumina metallurgische Randbedingungen, welche sowohl zur Bildung von zweielementigen als auch von mehrelementigen intermetallischen Phasen benutzt werden (1). Diese Phasen beeinflussen aufgrund ihrer mechanischen Eigenschaften das gesamte thermomechanische Verhalten und damit die Zuverlässigkeit von Lötverbindungen in modernen, dichtgepackten Elektroniken. Da die Anforderungen an die Zuverlässigkeit von elektronischen Produkten aber immer stärker steigen, müssen sowohl die Bildungsmechanismen der intermetallischen Phasen, als auch deren Formen, Eigenschaften und Auswirkungen auf das Gesamtsystem bekannt sein. 2. Intermetallische Phasen Wann und welche intermetallischen Phasen in binären Legierungen auftreten, kann aus den entsprechenden Zustandsdiagrammen abgelesen werden. Abb. 1 zeigt beispielhaft das Zustandsdiagramm von Gold-Zinn mit den Phasen AuSn 4, AuSn 2 und AuSn. Die Form und die Eigenschaften der Phasen sind bei großvolumigen Ausscheidungen weitestgehend bekannt. In Lötverbindungen werden derartige Ausscheidungen aufgrund der Versprödungsgefahr nicht gern gesehen. Diese Aussage gilt für fast alle intermetallischen Phasen. In Mehrstoffsystemen, z.b. Silber-Gold-Zinn, bilden sich ebenfalls intermetallische Phasen aus zwei Elementen, welche aber in Verbindung mit anderen Phasen zur Bildung niedrigschmelzender Eutektika beitragen und damit die zulässige Temperaturbeständigkeit der Lötverbindung vermindern (2). Diese Konstellation wird bei der Konstruktion einer Lötverbindung in der Art berücksichtigt, dass die Schichtfolgen auf dem Leiterplattenpad, die Lotzusammensetzung und die Metallisierung des elektronischen Bausteines aufeinander abgestimmt werden. Neben der Metallurgie beeinflussen auch die Prozessparameter (z.b. Aufheizgeschwindigkeit, maximale Löttemperatur und Abkühlgeschwindigkeit) die Gefügeausbildung und den Eigenspannungszustand der Verbindung. Je kleiner das Volumen einer Lötstelle ist, desto stärker bestimmen diese Parameter die Struktur der Lötverbindung, besonders dadurch, dass der Gleichgewichtszustand nicht mehr erreicht werden kann. 1

Bild 1: Zustandsdiagramm Sn/Au (Quelle: Hansen/Anderko: Constitution of Binary Alloys,, McGraw-Hill Book Company, New York) Bild 2: Dreistoffsystem Ag Au Sn (Quelle: Ternary Alloys, VCH, Weinheim, New York, Basel, Cambridge) Der Anteil dieser intermetallischen Phasen kann mit kleiner werdendem Lotvolumen auf fast 100% anwachsen und beeinflusst damit stark deren mechanische Eigenschaften. Eigene Untersuchungen und Hinweise in der Literatur zeigen, dass sich Mehrstoffphasen bilden können, deren Eigenschaften noch sehr wenig bekannt sind. So können in SnBi-Lötverbindungen z.b. Vierstoffphasen, wie SnBiAuNi-Phasen, gefunden werden. 2

3. Versuchsdurchführung 3.1 Proben und Testparameter Im Rahmen eines Forschungsvorhabens zum Thema Verarbeitung und Eigenschaften bleifreier Lote wurden bleifreie Lote mit verschiedenen Bausteinmetallisierungen und einer Padmetallisierung hinsichtlich der Gefügeausbildung in kleinen Lotvolumina untersucht. Als Referenzlot wurde das konventionelle eutektische SnPb-Lot ausgewählt. Die verwendeten Lote sind in Tabelle 1 zusammengefasst und lagen als Lotpasten vor, die mittels Schablonendruck auf die Kontaktbereiche der Leiterplatten gedruckt wurden. Die Schablonendicken betrugen 120 µm. Die Lotpasten gehörten zur Klasse III mit Lotkugeldurchmessern von (20 45) µm. Tab. 1 zeigt zusammenfassend die wichtigsten Daten für die Lotpasten und die Lötbedingungen. Lotlegierung Legierungstyp Max. Löttemperatur und Lötzeit [ C] / [s] Schmelzpunkt [ C] Sn42Bi58 eutektisch 160 / 80 139 Sn91Zn9 eutektisch 217 / 70 198,5 Sn93,5Ag3,5Cu0,7Bi2(4) 270/80 235-255 Sn60Pb40 naheutektisch 217 / 70 183 Tabelle 1: Lotpastenzusammensetzung, Schmelzpunkte, Löttemperaturen und -zeiten Die Bauteilmetallisierungen waren Sn, SnAg und NiPd. Als Bauteile wurden ausgewählt: QFP 208 (NiPdAu), SOT 23 (Sn), BGA 225 (Sn96,5Ag3,5), CC0402 (Sn), CC0603 (Sn), CC0805 (Sn) und CC1206 (Sn). Die REM/EDX-Analyse der Anschlussmetallisierungen der eingesetzten Bauelemente vor der Verarbeitung zeigte, dass (bedingt durch technische und wirtschaftliche Gründe) Verunreinigungen in geringen Mengen vorliegen und bei der Gefügeanalyse berücksichtigt werden müssen. Den SnBi-Loten darf kein Blei angeboten werden, da Zinn, Blei und Bismut eine niedrigschmelzende ternäre Phase bilden (3). Die Testleiterplatte war eine einlagige Leiterplatte (FR4) mit folgendem Padaufbau (von unten nach oben): Cu / chemisch Ni / chemisch Au. Als Lötverfahren wurde das Vapour-Phase-Loten benutzt, bei dem in einem Dampfraum konstanter Temperatur der Lötprozess abläuft. 3.2 Schliffherstellung und -untersuchung Die Proben wurden mittels Niedertouren-Diamanttrennsäge aus dem Leiterplattenverbund herausgetrennt. Danach erfolgte die Vakuumeinbettung in ungefülltes Epoxydharz. Die gewünschte Schliffebene wurde durch Schleifen (SiC-Papier-Körnungen: 220; 500; 1000; 2400) erreicht. Nach dem Schleifen erfolgte eine Ätzpolitur, deren Parameter auf die jeweiligen Untersuchungsziele abgestimmt wurden. Dabei ist auf eine sorgfältige Reinigung der Schliffe zwischen den einzelnen Präparationsschritten zu achten. Unmittelbar nach der Schliffpräparation erfolgten lichtmikroskopische Untersuchungen mittels Polarisationsauflichtmikroskop. Danach wurden die Schliffe mit Kohlenstoff bedampft und im Rasterelektronenmikroskop (REM) mit angeflanschtem energiedispersiven Röntgenspektrometer (EDX) untersucht. 3

4. Strukturen von bleifreien Lötverbindungen Bild 3 zeigt einen Überblick über eine SnBi-Lötverbindung. Durch die o.g. Miniaturisierung der Lötstellen gewinnen die Diffusionszonen gegenüber den großvolumigen Lotbereichen an Bedeutung. Bild 3: SnBi-Lötverbindung eines Chipkondensators der Baugröße 0402 (REM-RE-Aufnahme) Bild 4 zeigt am Beispiel einer SnBi-Lötverbindung die unterschiedlichen Gefügestrukturen in der Lotkehle (b) und unter (a) dem Baustein. Gold, als wichtigstes UBM-Metall (UBM Under Bump Metallization), kann z.b. aufgrund des kleinen Lotvolumens (ohne Bildung von intermetallischen Phasen) nicht mehr vollständig in Lösung gehen. Damit steht es für weitere Phasenbildungen zur Verfügung, wobei nicht mehr nur Zwei-Phasensysteme, sondern Drei- bis Fünf-Phasensysteme beobachtet werden. Bild 4a zeigt z.b. das Gefüge einer SnBi-Lötstelle unter einem SMD Baustein CC0805 mit Sn-Metallisierung. Oben sind die Ni-Schicht des Bausteins und unten die chem. Ni- Schicht der Leiterplatte zu erkennen. Deutlich zeigen sich platten- und nadelförmige Phasen. Die markierte Phase beinhaltet die Elemente Sn, Bi, Au und Ni und ist noch nicht vollständig definiert. (a) (b) Bild 4a (links) : Gefügeausbildung einer SnBi-Lötstelle unter einem SMD Baustein mit Sn-Metallisierung (EDX-Analyse an markierter Stelle: ca. 8% Au; 10-20%Bi; 5%Ni; Rest Sn; Angaben in Gew.-%) Bild 4b (rechts): Ggefügeausbildung im Lotkehlenbereich 4

Bei den Löttemperaturen geht das Ni aus der Diffusionsbarriere noch nicht in Lösung. Dagegen zeigt die Lotkehle (Bild 4b) ein normales eutektisches Gefüge einer SnBi-Legierung. Damit sind die sich bei sehr geringem und sehr großem Lotangebot ausbildenden Gefügestrukturen gegenübergestellt, die gleichzeitig in einer Lötstelle auftreten. Bei den Lötverbindungen, bei denen ein eutektisches SnZn-Lot benutzt wurde, treten ebenfalls intermetallische Phasen auf, welche im Bild 5a als dunkle, längliche Hohlräume zu sehen sind, da die Zn-Verbindungen durch den Ätzprozess herausgelöst wurden. Mit diesem Beispiel soll aber ein anderer Effekt gezeigt werden, bei dem sich bestimmte Elemente separieren und an den Grenzflächen verstärkt analysiert werden können. Bild 5b zeigt beispielhaft die Anhäufung von Zn sowohl an der Grenzfläche zur Bausteinmetallisierung (oben), als auch zur Padmetallisierung (unten). Das Au ist nicht vollständig in Lösung gegangen und noch als Schicht auf dem Nickel des Pads sichtbar. Bild 5a: Gefügeausbildung einer SnZn-Lötstelle unter einem SMD Baustein mit Sn-Metallisierung RE-Abbildung Ni-Schicht oben NiP-Schicht unten Zn-Ausscheidungen an den Ni-Schichten Au-Schicht auf NiP-Schicht Bild 5b: Gefügeausbildung einer SnZn-Lötstelle analog zu Bild 5a (REM-RE-Abbildung und EDX- Elementverteilungsbilder für Ni-K, Zn-K Au und Au-M; Man beachte bei Au-M die Superposition mit P-K!) Beim Lot SnAgCuBi bilden sich ebenfalls binäre (SnAu) und ternäre Phasen (SnNiCu), welche in den Bildern 6a und 6b zusammengestellt sind. 5

Bild 6a (links) : Phasen in einer SnAgCuBi-Lötstelle (Bausteinmetallisierung Sn auf Ni-Sperrschicht) Bild 6b (rechts): Phasen in einer SnAgCuBi-Lötstelle (Bausteinmetallisierung NiPd-Au ) 5. Diskussion der Ergebnisse Die sich in kleinen Lotvolumina ausbildenden Phasen, wie z. B. SnBiAuNi in SnBi-Lötstellen, sind zur Zeit noch nicht vollständig bekannt. und damit auch nicht das örtliche und integrale mechanische Verhalten dieser Lötstelle unter Betriebsbedingungen. Diese Kenntnis ist aber für thermo-mechanische Simulationen und damit zur Vorhersage der Zuverlässigkeit von Lötstellen notwendig. Die Phasen hängen nicht nur von den bekannten Elementen ab, sondern auch von den Prozessparametern, wie z. B. Aufheiz- und Abkühlgeschwindigkeiten sowie Löttemperaturen und zeiten. Außerdem zeigt sich in der Praxis, dass die analysierten Bauelementemetallisierungen (aus technischen und wirtschaftlichen Gründen) nicht immer den Herstellerangaben entsprechen. Vor allem die mögliche Einschleppung von Blei muss bis zu einer vollständigen Umstellung auf bleifreie Produkte hinsichtlich negativer Einflüsse auf die Zuverlässigkeit der Verbindungen berücksichtigt werden. 6. Literatur (1) Villain, J., Qasim, T., Pahl, J.: Verarbeitbarkeit und Zuverlässigkeit von bismuthhaltigen Loten, SMT/Hybrid/Packaging 2002, Tutorial 2 Bleifreie elektronische Baugruppen, Nürnberg, 18.6.2002 (2) Ho, C. E., Tsai, S. Y., Kao, C. R.: Reaction of Solder With Ni/Au Metallization for Electronic Packages During Reflow Soldering, IEEE Transactions on Advanced Packaging, Vol. 24, No. 4, Nov 2001 (3) Suganuma, K., Sakai, T., Kim, K.-S., Tagaki, Y., Sugimoto, J., Ueshima, M.: Thermal and Mechanical Stability of Soldering QFP With Sn-Bi-Ag Lead-Free Alloy, IEEE Transactions on Elecronics Packaging Manufacturing, Vol. 25, No. 4, Oct. 2002 Das Forschungsvorhaben wurde dankenswerterweise vom Bayerischen Staatsministerium für Landesentwicklung und Umweltfragen finanziell unterstützt (F190, BayFORREST). Fortschritte in der Metallographie, Sonderbänder der Praktischen Metallographie, Nr. 35, Gerausgeber G. Petzow, Werkstoff-Informationsgesellschaft, Frankfurt, 2004 6