EDA Von der Idee zur Platine... EDA - Electronic design automation
Workflow Idee Simulation Schaltplan Platine
Workflow Idee Simulation Schaltplan Platine
Workflow Idee Simulation Schaltplan Platine
Software für Simulation Kommerziell (Häufig aber kostenlose Demo-Versionen) * PSpice: von OrCAD/MicroSIM * MicroCAP: von Spektrum Software * LTSPICE: von Linear Technology * Multisim von National Instruments (LabView) * TARGET 3001! (Spice-3f5- bzw. Pspice-kompatible) * Proteus enthält (Spice-3F5- bzw. ProSpice kompatible) Open Source * Qucs: Qucs (Quite Universal Circuit Simulator) * geda : GNU Electronic Design Automation Tools o gnucap: GNU Circuit Analysis Package o ngspice: ist ein Teil von geda * TclSpice: geschrieben in der Skriptsprache Tcl * MacSpice * ASCO tool
Vorteile der Simulation Gefahrloser Test teurer Bauelemente. Austausch kompatibler Bausteine. Schaltungstest lediglich mit Datenblatt. Vermeidung von sekundären Fehlerquellen Wegfall von Justierungsprozessen Meßpunkte ohne teure Laborgeräte Testreihen und Worst-Case-Analysen Rauschen und Temperaturänderungen können in den meisten SPICE-Varianten simuliert werden
Vom Schaltplan zur Simulation Am Beispiel Pspice : Schaltplanerstellung mit MicroSim Schematics
Vom Schaltplan zur Simulation Am Beispiel Pspice : Schaltplanerstellung mit MicroSim Schematics Simulation mit MicroSim PSpice A/D
Vom Schaltplan zur Simulation Am Beispiel Pspice : Schaltplanerstellung mit MicroSim Schematics Simulation mit MicroSim PSpice A/D Postprocessing mit GraphicAnalyser Probe
Vom Schaltplan zur Platine Am Beispiel Pspice : Schaltplanerstellung mit MicroSim Schematics Simulation mit MicroSim PSpice A/D Postprocessing mit GraphicAnalyser Probe Platineneerstellung mit PCBoards
Dateiformate Vorsicht! Selbst, wenn die Namen übereinstimmen ist eine Kompatibilität nicht sicher. Vorher testen!!!!! Häufig genutzte Formate : Schematics (*.sch) - Schaltplan Netlist (*.net) - Liste der Bauteile und ihrer Verbindungen CAD-Formate - Abmessungen der Bauteile und Platinen Board (*.brd) - Layout der Platine (PCB Printed circuit board) Bill Of Material - Stücklisten Gerber / Postscript - Vorlagen zum Ätzen der Platinen
Import / Export Bsp. PSpice Importfilter für OrCAD-Schaltpläne und OrCAD-Bibliotheken. Export-Funktion zur Erstellung von PCB-Netzlisten für Protel Advanced PCB, PCBoards, CadStar, EDIF 2.0, OrCAD, PADS, Scicards und TangoPro.
Stücklisten Erstellung von Stücklisten (Bill of Material) direkt aus dem Programm
Software für Platinenerstellung * geda, Open Source * Kicad, Open Source * Eagle, CadSoft * MicroSIM PCBoards (Bei Pspice enthalten) * AltiumDesigner (früher Protel oder P-CAD), ALTIUM Limited * Bartels AutoEngineer (BAE), Bartels * OrCAD, Cadence * Target 3001, Ing.-Büro Friedrich
Leiterplattenentwurf * Anlegen von Bauteilbeschreibungen in der zum Layout-Programm gehörigen Bauteilbibliothek. * Eingabe des Schaltplanes mit dem entsprechenden Software-Modul. * Eingabe der Leiterplattengeometrie (manuell oder Import aus CAD-Programm). * Eingabe der Leiterplattentechnologie (Lagenaufbau, verwendete Via-Technologie, Regeln für Leiterbahnbreiten, Abstandsregeln) * Platzieren der Bauteile auf der Leiterplatte (zuerst diejenigen Bauteile, die an bestimmten Stellen sein müssen, z. B. Potentiometer, die durch die Frontplatte ragen) Die weitere Platzierung wird so durchgeführt, dass: * die Leitungsverbindungen möglichst kurz sind * die vorgegebenen Regeln für die Verbindungen der Bauteile eingehalten werden * Vorgaben aus der Leiterplattenfertigung berücksichtigt werden
Schaltplan Import oder zeichnen des Schaltplanes (schematic) und festlegen der Gehäuseform (package)
Schaltplan Einteilung der Leiterbahnen in Klassen, je nach Verwendungszweck
Leiterbahnen
Ebenen Die zahlreichen verschiedene Elemente werden in Ebenen dargestellt. (Z.B. Bauteilseite rot, Lötseite Blau, Kontakte grün,...) Dabei bekommen nicht nur die eigentlichen Leiterbahnen und Bauteile eigenen Ebenen, sondern auch andere Anforderungen, wie z.b. verbotene Bereiche oder Bohrungen zur späteren Halterung der Platine.
Gehäuseformen Gehäuseformen legen fest : Lage der Anschlüsse, bzw. Lötpads Position des Lötstopplackes Verbotene Bereiche Platzbedarf des Bauteiles Eigene Formen können mit Hilfe eines Editors erstellt werden.
Positionierung
rat lines Verschieben der Bauteile von Hand
(Auto-) Routing Automatisierte Platzierung der Schaltungskomponenten (Autoplacer) und automatisierte Entflechtung der Verbindungen (Autorouter) * Feste Position bestimmter Bauteile : Bedienelemente an der Vorderseite, Lage von Kühlkörpern, etc. * Beschränkungen der verwendeten Technologie : wie minimale Leiterbahnbreiten, minimale Bohrdurchmesser, Abstand von Kupferflächen zum Rand, etc. * Einhaltung des Wellenwiderstands (Impedanz) spezieller Leitungen (z. B. bei Hochfrequenz, Ethernet, USB) * Übersprechen von Leitungen (z. B. bei kompakten Geräten wie Mobiltelefonen) * Vorgaben der Signallaufzeit (z. B. Leitungslängen bei PCI, PCI-Express) * Berücksichtigung der elektromagnetischen Verträglichkeit (EMV) * Einhaltung von Isolationsabständen (ab ca. 50 V) (z. B. nach VDE: Abstände für Luftstrecken, Kriechstrecken)
Design rules Festlegung der gewünschten optimalen Parameter
Leiterbahnen (lines)
Durchkontaktierungen (vias)
Anschlüsse (pins)
Lötpads (pads)
Bauteile (elements)
Leiterbahnen
Lötseite
Bestückungsseite Verbotene Bereiche
Layout
Platinen Sehr viele Techniken : Dünnschicht / Dickschicht Ein- / Zwei- / Mehrlagig Einpressen / Aufdampfen / Löten Am weitesten verbreitet : Einseitig mit Cu kaschierte Platten, auf denen lithographisch die Leiterbahnen geätzt werden * FR1 = Phenolharz + Papier (Preiswerte Sorte) * FR2 = Phenolharz + Papier (Standard-Qualität) * FR3 = Epoxidharz + Papier (Hohe Qualität) * FR4 = Epoxidharz + Glasfasergewebe (Standard) * FR5 = Epoxidharz + Glasfasergewebe (wärmebeständiger) FR steht für flame retardant
Prototypen Kommerzielle Hersteller : Es gibt Firmen, die aus den Ausgabedateien ( Gerber oder PS) der Layout-Programme direkt auch Einzelplatinen herstellen (teuer) Lochrasterplatinen : Vorgefertigte Platinen im festen Lochabstand (meist 2,54 mm) Sehr schnell und preiswert, aber nicht für SMD oder komplexe Schaltungen geeignet. Toner-Transfer : Einfache Methode für den Hausgebrauch Nicht so präzise wie kommerzielle Hersteller, aber meist gut genug...
Toner-Transfer-Methode Ausdrucken des Schaltplanes auf Hochglanzpapier (Katalogseite) Spiegelverkehrt!!! Kupferseite der Platine gut reinigen (Aceton, o.ä., muss fettfrei sein!) und Ausdruck auflegen und evtl. fixieren
Toner-Transfer-Methode Aufbügeln des Toners Die richtige Temperatur ist wichtig Etwa 5 mal 3 min bei Wolle ~ 90 C (Mit Laminiergerät auch 2-seitig) Platine in Seifenwasser legen, bis sich Papier fast von alleine ablöst.
Toner-Transfer-Methode Einbrennen des Toners bei höchster Stufe (~5 min) Korrekturen von Hand Natriumpersulfat anrühren (100gr auf 0.5 Liter) und bei 45-50 C ätzen
Toner-Transfer-Methode Entfernen des Toners mit Aceton Fertig! <- Breite : 3 mil (0,0762mm)!
Toner-Transfer-Methode Optional : Verzinnen Aufbringen von Paste und erhitzen mit Heißluftfön Für SMD sehr empfehlenswert!