Betriebssystembau (BSB)

Transkript

1 Betriebssystembau (BSB) Einführung Olaf Spinczyk AG Eingebettete System Informatik 12, TU Dortmund

2 Überblick Organisatorisches Inhalt der Vorlesung Inhalt der Übung 2

3 Lernziele das Wissen über Betriebssysteme vertiefen Funktionsweise Struktur Implementierung der Weg ist das Ziel: OO-StuBS Entwicklung eines Betriebssystems von der Pike auf PC-Technologie besser verstehen 3

4 Voraussetzungen Grundwissen über Betriebssysteme (BSRVS 1 bzw. BS) Spaß an Programmierung C/C++, Assembler (x86) Keine Panik! Spaß an hardwarenaher Programmierung Spaß an Nebenläufigkeitsproblemen ein gewisses Maß an Durchhaltevermögen 4

5 Organisation Vorlesung (1,5 Std. wöchentlich, Mo. 10:15-11:45) Vorstellung und detaillierte Behandlung des Lehrstoffs Tafelübung (1,5 Std. wöchentlich, Di. 12:15-13:45 oder Mi. 10:15-11:45) Vertiefung sowie Besprechung der Übungsaufgaben wechselnd mit Übungs-Abgaben (~ alle 14 Tage) Rechnerübung (1,5 Std. wöchentlich, Di. 16:15-17:45 oder Do. 14:15-15:45) betreutes Bearbeiten der Übungsaufgaben am Rechner Vor-/Nacharbeit (N Std. wöchentlich, 0 < N < 163,5) in der Summe: 4 SWS 5

6 Anmeldung mit Hilfe des ASSESS-Systems siehe Webseite zur Lehrveranstaltung Gruppenbildung bei der Abgabe der ersten Übungsaufgabe auch wer eine Prüfung macht, sollte sich anmelden 6

7 Schein, Prüfung Schein Ausstellung... bei erfolgreicher Bearbeitung aller Aufgaben Rücksprache... bei nicht-erfolgreicher Bearbeitung einer Aufgabe benoteter Schein Voraussetzung: Schein (s.o.) abschließendes Gespräch ( Scheinprüfung ) über Vorlesungs- und Übungsstoff Prüfung Inhalt ist der Vorlesungs- und Übungsstoff (Übungsaufgaben) 7

8 Dozenten, Übungsleiter Olaf Spinczyk Vorlesung, Tafelübung, Rechnerübung 8

9 Empfohlene Literatur [1] A. Silberschatz and P. B. Galvin. Operating System Concepts. Addison-Wesley, ISBN [2] R. Love. Linux Kernel Development (2nd Ed.). Novell Press, [3] R. G. Herrtwich and G. Hommel. Kooperation und Konkurrenz Nebenläufige, verteilte und echtzeitabhängige Programmsysteme. Springer-Verlag, ISBN [4] M. E. Russinovich and D. A. Solomon. Microsoft Windows Internals (4th Ed.). Microsoft Press, [5] H.-P. Messmer, K. Dembowski. PC-Hardwarebuch. Addison-Wesley, ISBN [6] Intel Corporation. Intel Architecture Software Developer's Manual. 9

10 Überblick Organisatorisches Inhalt der Vorlesung Inhalt der Übung 10

11 Überblick: Vorlesungen VL 1: VL 2: VL 3: VL 4: VL 5: VL 6: VL 7: VL 8: VL 9: VL 10: VL 11: VL 12: VL 13: Einführung Einstieg in die Betriebssystementwicklung Unterbrechungen - Hardware Unterbrechungen - Software Unterbrechungen - Synchronisation IA-32: Die 32-Bit-Intel-Architektur Koroutinen und Programmfäden Scheduling Betriebssystem-Architekturen Fadensynchronisation Interprozesskommunikation Bussysteme Gerätetreiber 11

12 BS-Entwicklung (oft ein harter Kampf) erste Schritte wie bringt man sein System auf die Zielhardware? Übersetzung Bootvorgang Testen und Debugging was tun, wenn das System nicht reagiert? printf debugging Emulatoren, virtuelle Maschinen debugger remote debugging Hardwareunterstützung 12

13 Überblick: Vorlesungen VL 1: VL 2: VL 3: VL 4: VL 5: VL 6: VL 7: VL 8: VL 9: VL 10: VL 11: VL 12: VL 13: 1. Ein Streifzug durch die Architektur des x86 PC Einführung Einstieg in die Betriebssystementwicklung Unterbrechungen - Hardware Unterbrechungen - Software Unterbrechungen - Synchronisation IA-32: Die 32-Bit-Intel-Architektur Koroutinen und Programmfäden Scheduling Betriebssystem-Architekturen Fadensynchronisation Interprozesskommunikation Bussysteme Gerätetreiber 13

14 Programmunterbrechungen 1. Ein Streifzug durch die Architektur des x86 PC im Prinzip Vektortabellen spurious interrupts geschachtelte Unterbrechungen beim PC PIC und APIC Unterbrechungen bei Multiprozessorsystemen IDT 14

15 Das Intel CPU Programmiermodell die Entwicklung der x86-familie Relikte 8086 Real Mode, A20 Gate das ringbasierte Schutzkonzept im Protected Mode das Task-Modell 1. Ein Streifzug durch die Architektur des x86 PC IA-32: Protected Mode Segmente Segment Register Basis-Register SS GS FS ES DS CS Index-Register x Selektor Scale 1, 2, 4 oder 8 Displacement (im Befehl) + effektive Adresse SS GS FS ES DS CS Flags Limit Startadresse Segmentdeskriptoren linearer Adressraum Segmentgrenze Tabelle + Limit Operand lineare Adresse 0 Startadresse des Segments selektiertes Segment 0 15

16 PC Bussysteme Architektur und Programmierung Lokale Busse PCI (Express) AGP 1. Ein Streifzug durch die Architektur des x86 PC Interaktion mit PCI Geräten Speicheradressraum AMD HyperTransport Intel QPI PCI Geräte... 0xFFFFFFFF 0x I/O-Adressraum 0xFFFFFFFF (0xFFFF beim PC)... Gerätetreiber PCI Initialisierung 0x Konfigurationsadressraum 0:1.0 0:1.1 PCI BIOS 0:2.0 16

17 Überblick: Vorlesungen VL 1: VL 2: VL 3: VL 4: VL 5: VL 6: VL 7: VL 8: VL 9: VL 10: VL 11: VL 12: VL 13: 2. Kontrollflüsse und ihre Interaktionen Einführung Einstieg in die Betriebssystementwicklung Unterbrechungen - Hardware Unterbrechungen - Software Unterbrechungen - Synchronisation IA-32: Die 32-Bit-Intel-Architektur Koroutinen und Programmfäden Scheduling Betriebssystem-Architekturen Fadensynchronisation Interprozesskommunikation Bussysteme Gerätetreiber 17

18 Unterbrechungssynchronisation harte Synchronisation Softwaremechanismen weiche Synchronisation Pro-/Epilogmodell Unterbrechungstransparenz Verallgemeinerung für mehrere Unterbrechungsebenen: Kontrollflüsse auf El werden 1. jederzeit unterbrochen durch Kontrollflüsse von Em (für m > l) 2. nie unterbrochen durch Kontrollflüsse von Ek (für k l) 3. sequentialisiert mit weiteren Kontrollflüssen von El Kontrollflüsse können die Ebene wechseln - durch spezielle Operationen (hier: Modifizieren des Statusregisters) SR.irql=1 E0 (unterbr. von E1...2 ) E1 (unterbr. von E2) SR.irql=0 E2 kann verzögern (explizit) Kontrollflussebenenmodell unterbricht (implizit) Hardwaremechanismen 2. Kontrollflüsse und ihre Interaktionen unterbricht Zusammenspiel zwischen Unterbrechungsbehandlung und normalem Kontrollfluss unterbricht (nicht unterbr.) <number> 18

19 Programmfäden Realisierung von Programmfäden beim x86 Implementierung des Kontextwechsels Basis: Koroutinen Erweitertes Kontrollflussebenenmodell Präemptives Scheduling 2. Kontrollflüsse und ihre Interaktionen Kontrollflüsse auf Ebene El sind 1. jederzeit unterbrechbar durch Kontrollflüsse von Em (für m > l) 2. nie unterbrechbar durch Kontrollflüsse von Ek (für k l) 3. jederzeit verdrängbar durch Kontrollflüsse von El (für l = 0) Fadenmodelle Kontrollflüsse der Ebene E0 (Fadenebene) sind verdrängbar. leicht vs. schwer vs. federgewichtig E0 Fadenebene (unterbrechbar, verdrängbar) E½ Epilogebene Für de Konsistenzsicherung auf dieser Ebene brauchen wir zusätzliche Mechanismen zur Fadensynchronisation. (unterbrechbar, nicht verdrängbar) E1 Unterbrechungsebene (nicht unterbrechbar, nicht verdrängbar) 19

20 Fadensynchronisation 2. Kontrollflüsse und ihre Interaktionen blockierend vs. nicht-blockierend Multiprozessor-Fadensynchronisation die ultimative Synchronisationsprimitive Semaphore? spezielle Probleme Wechselwirkung zwischen Synchronisation und Ablaufplanung Wiederholung und Vertiefung von Verklemmungen 20

21 Interprozesskommunikation (IPC) Abstraktionen jenseits von Semaphor und Nachricht Zusammenhang zwischen IPC und Synchronisation 2. Kontrollflüsse und ihre Interaktionen konkrete Beispielsysteme Dualität nachrichten-basierter und prozeduraler Systeme Lauer & Needham 21

22 Überblick: Vorlesungen VL 1: VL 2: VL 3: VL 4: VL 5: VL 6: VL 7: VL 8: VL 9: VL 10: VL 11: VL 12: VL 13: 3. BS-Konzepte allgemein und in Linux/Windows Einführung Einstieg in die Betriebssystementwicklung Unterbrechungen - Hardware Unterbrechungen - Software Unterbrechungen - Synchronisation IA-32: Die 32-Bit-Intel-Architektur Koroutinen und Programmfäden Scheduling Betriebssystem-Architekturen Fadensynchronisation Interprozesskommunikation Bussysteme Gerätetreiber 22

23 Ablaufplanung Wiederholung und Vertiefung Grundprinzipien und Klassifikation Linux: Multi-Level Queues Ablaufplanung und Unterbrechungssynchronisation Ablaufplanung in Multiprozessorsystemen Fallstudien: Linux und Windows Quantum Priorität (0 ist hoch, 139 niedrig) fest Abarbeitung 3. BS-Konzepte allgemein und in Linux/Windows groß 0 List-Head Task 1 List-Head Task Task 2 List-Head 3 List-Head... Task Task 100 List-Head 101 List-Head List-Head 139 List-Head Task (800ms) normal (100ms) klein Task Task Task (5ms) Abarbeitung 23

24 Betriebssystemarchitektur verschiedene Klassen von Systemen entstehen durch unterschiedliche Komposition der BS-Mechanismen Mikrokerne, Monolithen, Exokerne, BS-Konzepte allgemein und in Linux/Windows L4, Solaris, Linux, Windows Hypervisor xen, vmware 24

25 3. BS-Konzepte allgemein Geräteprogrammierung und in Linux/Windows Vielfalt typischer PC Geräte und Probleme Maus, Diskettenlaufwerk, hardware-beschleunigte Graphikkarten Treibermodelle konkrete I/O Systeme Windows typischer E/A-Ablauf 1 NtWriteFile(file_handle, char_buffer) Windows, Linux Systemdienste Dateisystem3 treiber 6 Plattentreiber Plattentreiber 1 über das Dateiobjekt wird das Dateisystem und der Treiber gefunden 2 Daten an bestimmten ByteOffset in Datei schreiben 3 Position auf Datenträger berechnen 4 E/A Auftrag weitergeben 5 Daten an best. Byte Offset auf Datenträger schreiben 6 Position in Plattennr. und Offset umrechen 7 E/A Auftrag weitergeben 8 Daten an best. Byte Offset auf Platte 2 schreiben 9 Phys. Block berechnen und Operation initiieren E/AManager Rückkehr zum Anwendungsprozess! 25

26 Überblick Organisatorisches Inhalt der Vorlesung Inhalt der Übung 26

27 Überblick: Übung Struktur des OO-StuBS Betriebssystems: Interprozesskommunikation Unterbrechungssynchronisation Gerätezugriff (Treiber) Prozessverwaltung Unterbrechungsbehandlung Kontrollflussabstraktion Betriebssystementwicklung Anwendung(en) Hardware 27

28 Überblick: Übung Aufgaben: 7 Anwendung(en) Unterbrechungssynchronisation Interprozesskommunikation 5 Gerätezugriff (Treiber) Prozessverwaltung 2 Unterbrechungsbehandlung 4 Kontrollflussabstraktion Hardware 28

29 29

30 Betriebssystembau Viel Spaß! 30