LOWILO Low Power Wireless Sensor Network with Localization

Transkript

1 Statusmeeting EAS/AVS 2012 LOWILO Low Power Wireless Sensor Network with Localization Förderkennz. BMBF: 16SV3656 Udo Pursche Ferdinand-Braun-Institut Berlin

2 Gliederung LoWiLo-Projektüberblick Systemstruktur und Funktionsdemonstrator Systemkomponenten Sendeverstärker und Empfänger Frequenzaufbereitung Schnelle Fouriertransformation Aufbau- und Verbindungstechnik Technologiedemonstrator Zusammenfassung 09/02/2012 2

3 LoWiLo-Projektüberblick Ziel: verteilte Berechnung der räumlichen Position miniaturisierter, low-power Sensorknoten Umfasst: Laufzeitmessung, Kommunikation, Synchronisation Drahtloses Sensornetz in industriellen Anlagen Landkarten von physikalischen/chemischen Größen Anwendungsbeispiele: Georeferenzierung von Umweltdaten Kollisionsvermeidung von Schweißrobotern 09/02/2012 3

4 LoWiLo-Projektüberblick Lokalisierung basierend auf Distanzmessungen: Finde eine Konfiguration von Knotenpositionen so, dass Σ (gemessenen Distanz geschätzten Distanz) 2 minimal ist. 09/02/2012 4

5 LoWiLo-Projektüberblick Lowilo 24 GHz Low Power Radar Distanzmessung basiert auf Sekundärradar-Prinzip (aktives Ziel): Bestimmung der Laufzeit von Radareinheit 1 zu Radareinheit 2 und zurück RTOF Roundtrip time-of-flight Radar-Einheit 1 Synchronisation Laufzeitmessung Radar Einheit 2 Wie hoch ist die Leistungsaufnahme? Wie klein ist das Modul? Wie genau wird die Lokalisierung? 09/02/2012 5

6 Systemstruktur und Funktionsdemonstrator Sensorknoten mit Vorsynchronisation über IEEE Radio, Distanzmessung mit 24GHz-FMCW- Sekundärradar CLOCK Sweep-Bandbreite: Sweepdauer : Phasenrauschen: Vorsynchronisation: FFT-Größe: Messdauer: 2.4 GHz Radio 250 MHz 1 ms -87 khz IEEE (2.4 GHz) 16K 20 ms 24 GHz TRX 24 GHz TRX 2.4 GHz Radio DSP Board Funktionsdemonstrator DSP Board 09/02/2012 6

7 Funktionsdemonstrator: Messergebnisse Messaufbau mit Verfahrtisch und Laserreferenz 09/02/2012 7

8 Blockschaltbild des Radarmoduls/Sensorknotens FBH & TUB-MWT IZM 24GHz TXAmp VCO x RXAmp Bandpass 8:1 VGA 3GHz IF 1 30MHz Erlangen Kommunikation PLL-Regelung Bandpass Loc ADC IEEE Ref Osz FFT Clausthal MCU - Lokalisierung - Kommunikation - Protokolle DC/DC 09/02/2012 8

9 Systemkomponenten Technologie: 130-nm-CMOS-Prozess von IBM 8RF 8 Metallisierungsebenen: 3 Dünnkupferlagen (M1,M2,M3) 3 Dickkupferlagen (MQ, MG, E1) 2 Dickaluminiumlagen (LY, MA) 09/02/2012 9

10 Sendeverstärker und Empfänger (TUB-MWT) FBH & TUB-MWT IZM 24GHz TXAmp VCO x RXAmp Bandpass 8:1 VGA 3GHz IF 1 30MHz Erlangen Kommunikation PLL-Regelung Bandpass Loc ADC IEEE Ref Osz FFT Clausthal MCU - Lokalisierung - Kommunikation - Protokolle DC/DC 09/02/

11 Sendeverstärker und Empfänger (TUB-MWT) Realized 24 GHz TRx Chip - Micrograph 09/02/

12 Sendeverstärker und Empfänger (TUB-MWT) 24 GHz TRx Measured Results Parameter This Work (Measured Results) Infineon, IEEE ComCAS 2009 Rx gain (db) Rx NF (db) ~ Tx power (dbm) ~ 5-3 Required LO (dbm) ~ 0 3 Size (mm 2 ) P dc (mw) ~ V dc (V) 1.2 (also 1.5 ) 1.5 Technology 0.13 µm CMOS 0.13 µm CMOS PG variable~35 db dynamic range 09/02/

13 Frequenzaufbereitung (FBH) FBH & TUB-MWT IZM 24GHz TXAmp VCO x RXAmp Bandpass 8:1 VGA 3GHz IF 1 30MHz Erlangen Kommunikation PLL-Regelung Bandpass Loc ADC IEEE Ref Osz FFT Clausthal MCU - Lokalisierung - Kommunikation - Protokolle DC/DC 09/02/

14 Frequenzaufbereitung (FBH) Vervielfacherlösung 3 GHz 24 GHz 3 GHz VCO x 2 x 2 PLL (3 GHz) switch x 2 x 2 PA Mixer tuning Realisierte Schaltungen: VCO 3 GHz und Vervielfacherkette 3 24 GHz Ausgangsleistung VCO 3 GHz: -3 dbm, Leistungsaufnahme: ~36 mw : Ausgangsleistung Vervielfacher: -14,4 dbm 09/02/

15 Frequenzaufbereitung (FBH) Teilerlösung 24 GHz 3 GHz 24 GHz VCO switch 2:1 PA Mixer 2:1 2:1 PLL (3 GHz) tuning Realisierte Schaltungen: VCO 24 GHz und Frequenzteiler 8:1 Ausgangsleistung VCO 24 GHz: -3 dbm, Leistungsaufnahme: ~25,5 mw Leistungsaufnahme Frequenzteiler: ~55 mw Leistungsaufnahme Sende-Empfangsumschalter: ~12 mw 09/02/

16 Frequenzaufbereitung (FBH) Teilerlösung 24 GHz 3 GHz 24 GHz VCO switch 2:1 PA Mixer 2:1 2:1 PLL (3 GHz) tuning Realisierte Schaltungen: VCO 24 GHz und Frequenzteiler 8:1 Ausgangsleistung VCO 24 GHz: -3 dbm, Leistungsaufnahme: ~25,5 mw Leistungsaufnahme Frequenzteiler: ~55 mw Leistungsaufnahme Sende-Empfangsumschalter: ~12 mw 09/02/

17 Frequenzaufbereitung (FBH) VCO 24 GHz in 2 Varianten Spulendimensionierung (Güte) Varaktorankopplung A Variante B A Variante B 09/02/

18 L(f) [dbc/hz] Frequenzaufbereitung (FBH) Phasenrauschen des VCO 24 GHz: 0-10 Phasenrauschen VCO 24 GHz Var. B Var. A -20 Vermessung der Varianten A und B Spulengröße (und damit Spulengüte) sowie Ankopplung der Varaktoren bestimmen das Phasenrauschen k 10k 100k 1M Offsetfrequenz [Hz] Phasenrauschen bestimmt Lokalisierungsgenauigkeit! 09/02/

19 Frequenzaufbereitung (FAU) FBH & TUB-MWT IZM 24GHz TXAmp VCO x RXAmp Bandpass 8:1 VGA 3GHz IF 1 30MHz Erlangen Kommunikation PLL-Regelung Bandpass Loc ADC IEEE Ref Osz FFT Clausthal MCU - Lokalisierung - Kommunikation - Protokolle DC/DC 09/02/

20 Frequenzaufbereitung (FAU) Fractional-N PLL (Phase-Locked Loop) Entwurf und Dimensionierung einer integer-n PLL: Multi Modulus Teiler mit Prescaler Phasen-Frequenz Detector Charge Pump Externes Loopfilter (bessere Testbarkeit) Delta-Sigma Modulator PLL Layout des Gesamtsystems bestehend aus den oben genannten Komponenten Digitaler Designflow für Delta-Sigma Modulator Mixed Signal Design für PLL Integration eines VCO auf Testchip 09/02/

21 Frequenzaufbereitung (FAU) Fractional-N PLL (Phase-Locked Loop) Messtechnische Erfassung und Bewertung der realisierten Schaltungen auf dem Chip PLL Testchip bei 3 GHz khz Phasenrauschen Fläche der PLL mit Test VCO < 1 mm² Energieverbrauch der PLL ohne VCO < 9 mw 09/02/

22 Schnelle Fouriertransformation (FAU) FBH & TUB-MWT IZM 24GHz TXAmp VCO x RXAmp Bandpass 8:1 VGA 3GHz IF 1 30MHz Erlangen Kommunikation PLL-Regelung Bandpass Loc ADC IEEE Ref Osz FFT Clausthal MCU - Lokalisierung - Kommunikation - Protokolle DC/DC 09/02/

23 Schnelle Fouriertransformation (FAU) Algorithmen für die Basisbandverarbeitung Auswahl geeigneter FFT-Architekturen Untersuchung verschiedener Fensterfunktionen Optimierung der Algorithmen (Rechenoperationen) Erstellen eines Simulationsmodells in Matlab / C (FFT GUI) Verifikation der Ergebnisse ADC FFT Maxima Suche m C Fensterung 09/02/

24 Schnelle Fouriertransformation (FAU) Implementierung und Test auf FPGA-Basis Umsetzung des algorithmischen Modells in VHDL Verhaltenssimulation Modelsim/Quartus II Implementierung auf ein FPGA Board Verifikation der Ergebnisse Erweiterung und Optimierung der bestehenden FFT-Implementierung 09/02/

25 Schnelle Fouriertransformation (FAU) Umsetzen der FPGA-Implementierung auf ASIC Synthese der VHDL-Beschreibung in eine Netzliste Place & Route der Standardzellen Erstellen des Layouts aus der Netzliste Simulation und Test Verifikation der Funktionen der Testchips R O M R A M Optimierung und Redesign des Layouts Fabrikation des neuen, demonstratorfähigen - - Chips Verifikation der Leistungsfähigkeit 09/02/

26 Technologiedemonstrator (IZM) HF Modulebene (Glassubstrat) Basisband-Modulebene (Silizium Interposer) Prozessor- Modulebene (PCB) 09/02/

27 Technologiedemonstrator (IZM) HF-Streifenleitungen: (1) Mikrostreifenltg. (2) Koplanarltg. (3) Streifenltg. Verbindungen: Au-Stud Bumps 09/02/

28 Technologiedemonstrator (IZM) Bestimmung der HF-Eigenschaften der Streifenleitungen in der HF- Modulebene Untersuchte Leitungsstrukturen Querschliff der Mikrosteifenleitung 09/02/

29 Technologiedemonstrator (IZM) Testchip zur Bestimmung der HF-Eigenschaften der Chipübergänge: Au-stud bumping Teststrukturen: (1) Steifenleitungen und (2) 50Ω-Lasten On-chip (line) Assembled chip (load) Assembled chip (line) On-chip (load) Messungen mit Waferprober Au-Stud-Bump hat <1 db Einfügedämpfung bis 30 GHz 09/02/

30 Technologiedemonstrator (IZM) Verbindungstechnologien: HF-CMOS Testchip: Gold-Studbumping Aufbau: HF-/Daisy Chain Substrat: Solderballs Ø 450µm HF-/Daisy Chain Substrat Flip Chip Substrat Ziel: Bewertung der AVT-Zuverlässigkeit durch Temperaturwechseltest mit 1000 Zyklen, -55 C/125 C HF-CMOS Testchip 09/02/

31 Widerstandsänderung in Prozent Technologiedemonstrator (IZM) Ergebnisse der Zuverlässigkeitsuntersuchung: Temperaturwechseltest 1000 Zyklen zwischen - 55 C und 125 C Zyklenanzahl Typischer Verlauf der Widerstandsänderung in Abhängigkeit von der Anzahl der Temperaturwechselzyklen (Chip 7) DC Substrat MP2 Flip Chip Substrat CMOS-Testchip MP3 MP1 Daisy-Chain Substrat: Chipmesspunkte (MP1 3) die durch Lotkugeln mit dem Flip Chip-Substrat verbunden sind (CMOS - Testchip rot angedeutet) 09/02/

32 Zusammenfassung Projektziel: Netzwerk mit Lokalisierungsfunktion Volle Hierarchie Systemebene / Algorithmen / CMOS-Schaltungsdesign / Aufbautechnik Ergebnisse Funktion an Testsystem demonstriert Einzelne CMOS-Komponenten/Teilmodule demonstriert Gesamtdemonstrator: steht noch aus Erwartete Systemeigenschaften Genauigkeit Entfernungsbestimmung: cm Leistungsverbrauch Radar-Einheit: < 1 mw (Duty-Cycle ~ 1:400) Größe (ohne Batterien/Kommunikation): 1 cm³ 09/02/