Computergestützter Schaltungs- und Leiterplattenentwurf Protokoll. Jan Nabbefeld erstellt: 5. Juli 2002

Transkript

1 Computergestützter Schaltungs- und Leiterplattenentwurf Protokoll André Grüneberg Jan Nabbefeld erstellt: 5. Juli 2002

2 1 Schaltplaneingabe und Schaltungsimulation 1.1 NAND-Gatter Aufgabe war es, NAND-Gatter verschiedener Bauarten (TTL, Low-Power Shotky und CMOS) in einer Schaltung unterzubringen. Das Ergebnis ist in Abbildung 1 zu sehen. Dieser Vorgang gestaltete sich recht einfach. Bauelemente auswählen, platzieren und verbinden. Ein Problem stellte lediglich die Versorgung mit Spannung und Masse dar. Dabei gibt es einen Unterschied zwischen analogen und digitalen Versorgungen dadurch bestimmt man im Folgenden die Art der Simulation. Der Takt wurde von einem Taktgenerator erzeugt. Es wurden folgende Bauteilte für die Simulation verwendet: 7400N (TTL), 74LS00N (Low Power Shotky) und 4011BD (CMOS). Für die Messung der Schaltzeiten, wurde die Schaltung an ein virtuelles Oszilloskop angeschlossen. Die Kurvenverläufe unterscheiden sich in ihrer Form teilweise stark von einander und kennzeichnen damit die Schalteigenschaften des jeweiligen Bauelements. Natürlich gibt es auch Unterschiede in Bezug auf die Durchschaltgeschwindigkeit. Die von uns gemessenen Zeiten sind Tabelle 1 zu entnehmen. Für die Bauelemente 7400N (Abbildung 2) und 74LS00N (Abbildung 3) ergibt sich ein ähnlicher Kurvenverlauf. Das 4011BD zeigt ein abweichendes Verhalten. Während die beiden ersten Typen erst nach Anlegen des High-Pegels auf beiden Eingängen voll durchschalten, liegt die Ausgangsspannung des 4011BD schon bei Anlegen eines Highpegels bei 3,3 Volt (siehe Abbildung 4). Liegt an beiden Eingängen High-Pegel an, wurde am Ausgang 3,9 Volt gemessen (Abbildung 5). Beim Wechsel der High-Pegels ist ein kurzer Spannungsabfall am Ausgang festzustellen (vgl. Abbildung 6). Insgesamt kann man sagen, daß der 74LS00N am schnellsten von allen getesteten Bauelementen durchschaltet, was doch sehr verwundert, dachten wir doch bisher, dass die TTL-Varianten wesentlich schneller schalten müssten. Weiterhin ist das Verhalten des 4011BD sehr eigenartig. Eventuell hätte man als Vertreten für CMOS-Bausteine lieber einen 74HC00 nehmen sollen, da dieser eher kompatibel zu den anderen Bauelementen sein sollte. 1.2 D-Trigger CMOS Die Zeitmessung für den D-Trigger gestaltete sich ähnlich wie die der NAND-Gatter. Für diesen Teil des Versuches haben wir einen 74HC74N D-Trigger verwendet. Die aufgebaute Schaltung ist Abbildung 7 zu entnehmen. Man erkennt darin auch, dass wir mittels eines Oszilloskops die Durchschaltzeit zwischen Takt und Ausgang messen (Abbildung 8). Dabei ergab sich eine Zeit von 37,7 ns. Mit Hilfe eines Logik-Analysators und dem Bitmuster-Generator haben wir auch den Zusammenhang von Ein- und Ausgängen (Abbildung 9) mit den Angaben aus dem Datenblatt (Abbildung 10) verglichen. Eine Übereinstimmung ist zu erkennen. 1.3 Zähler 15 3 rückwärts Unsere Aufgabe war es eine Zählerschaltung, die von dezimal 15 nach dezimal 3 zyklisch rückwärts zählt, zu entwerfen und zu testen. Dazu stellten wir ein Zustandsdiagramm und Carnaugh-Pläne (hier nicht abgebildet) für die zu entwickelnde Schaltung auf und werteten diese sowohl für D-Trigger als auch für J-K-Trigger daraufhin aus, welche Schaltung minimal ist. Die Wahl fiel auf J-K-Trigger. Gatter 7400N 74LS00N 4011BD Steigzeit 15,5 ns 0,9 ns 1,3 ns Tabelle 1: Zeitmessung NAND-Gatter 1

3 Abbildung 1: Schaltung mit NAND-Gattern Abbildung 2: Verhalten des

4 Abbildung 3: Verhalten des 74LS00 3

5 Abbildung 4: Verhalten des 4011BD Anstieg 4

6 Abbildung 5: Verhalten des 4011BD Anstieg beider Eingänge 5

7 Abbildung 6: Verhalten des 4011BD Wechsel der Eingangssignale Abbildung 7: Schaltung des D-Triggers 6

8 Abbildung 8: Umschaltzeit des D-Triggers 7

9 Abbildung 9: gemessene Signale am D-Trigger 8

10 Abbildung 10: Verhalten des D-Triggers laut Datenblatt 9

11 Um die Schaltung zu realisieren wurden 4 J-K-Trigger des Typs 74LST6D verwendet. Weiterhin waren 2 OR-Glieder (74LS32D) sowie 3 AND-Glieder (74LS08D) nötig. Wir haben den Entwurf weitestgehenst vereinfacht und sind zu einer syncronen Schaltung mit insgesamt 9 Bauelementen gelangt. Abbildung 11 zeigt den Aufbau. Auch bei dieser Schaltung wurde eine Zeitmessung durchgeführt. Und zwar zwischen Takt und Ausgang des höchstwertigen Triggers. Damit wurde im Wesentlichen die Durchschaltzeit des Triggers gemessen, was keine sonderlich sinnvolle Messung darstellt. Nichtsdestotrotz lässt sich aus Abbildung 12 eine Umschaltzeit von 21,2 ns erkennen. Weiterhin überprüften wir mittels eines Logik-Analysators und eines Bitmuster-Generators, ob die Schaltung wirklich korrekt zählt. Dies zeigt Abbildung 13. Leider konnten wir mit Hilfe von MultiSim nicht den Nachweis antreten, dass auch im Falle eines undefinierten Zustands in endlicher Zeit in einen definierten Zustand übergegangen wird. 1.4 Einstufiger Verstärker 33x Zur Simulation einer analogen Schaltung bekamen wir die Aufgabe, einen einstufigen Transistor- Verstärker mit einer Verstärkung von 33 aufzubauen. Dazu zeichneten wir zuerst die Schaltung (siege Abbildung 14) und ermittelten daraufhin den Arbeitspunkt des Transistors mit Hilfe eines Voltmeters so, dass er mit den vorhandenen Bauelementen ca. in der Mitte der Versorgungsspannung liegt. Im Anschluss daran stimmten wir die Widerstände so ab, dass die Verstärkung 33 beträgt. Dazu benutzten wir ein Oszilloskop, um die Spitze-Spitze-Werte von Ein- und Ausgangssignal gegenüberzustellen. Ein solches Oszilloskop-Bild inkl. Trigger zeigt Abbildung 15 bei 1kHz. Unter Zuhilfenahme des Bode-Plotters (Abbildungen 16 bis 19) ermittelten wir die Bandbreite des Verstärkers. Die untere Grenzfrequenz beträgt 26,915 Hz und die obere 7,762 MHz. Daraus ergibt sich eine Bandbreite von ca. 7,762 MHz. Weiter kann man diesen Abbildungen den Phasengang entnehmen. Der Sprung im Phasengang ist damit zu begründen, dass -180 und +180 einander entsprechen. 2 Leiterplattenentwurf Die nächste Aufgabe bestand darin, eine Schaltung mit ca. 10 Bauteilen einzugeben, um diese im Folgenden für die Leiterplattenerstellung mittels Ultiboard zu verwenden. Wir wählten eine Schaltung für ein Zählwerk. Dieses nimmt mittels Lichtschranken Impulse von sich drehenden Scheiben auf und zählt dann auf kaskadierbaren 7-Segment-Anzeigen die Impulse. Wir realisierten eine zweistellige Anzeige. Die Schaltung findet sich in Abbildung 20. Da es in MultiBoard keine realen Bauelemente für 7-Segment-Anzeigen gibt, setzten wir 10-polige Sockel ein und änderten die Bauform in Ultiboard. Weiterhin konnten keine Bauelemente für die Lichtschranken gefunden werden, so dass wir dafür eine Anschlussleiste einsetzten dadurch kann die Aufnahme auch von der restlichen Elektronik abgesetzt werden. Die Strom-Versorgung und einige Steuerleitungen (wie Reset-Schalter und Kaskadierungs- Signale für die Zähler) haben wir auf einen 9-poligen D-Sub Anschluss gelegt. Mit Hilfe von Ultiboard haben wir zwei Leiterplattendesigns entworfen. Eines für DIL (siehe Abbildung 21) auf so wenig Platz wie möglich und eins mit SMD-Bauelementen (Abbildung 22) auf einer halben Euro-Raster-Platine. Dabei war insbesondere darauf zu achten, dass Leiterzüge für die Versorgungsspannung und für Masse breiter auszulegen sind. Diese haben im Gegensatz zu den anderen Leiterzügen, deren Breite 10 mil beträgt, eine Breite von 20 mil. Die Verbindungen ließen wir zuerst automatisch routen, woraufhin beim DIL-Design 16 zusätzliche Vias entstanden. Diese konnten wir durch geschicktes Neuverlegen der Leiterzüge bis auf zweieliminieren. Dies gelang uns bei SMD nicht, obwohl wir auch hier einige Vias wegrationalisieren konnten. Mit Hilfe dieses Designs haben wir im Folgenden 3D-Modelle unserer Schaltungen erstellt. Die entsprechenden Bilder sind Abbildungen 23 und 24 zu entnehmen. 10

12 Abbildung 11: Zaehlerschaltung

13 Abbildung 12: Zaehlerschaltung Durchschaltzeit 12

14 Abbildung 13: Zaehlerschaltung Signalverlauf 13

15 Abbildung 14: Verstärkerschaltung 14

16 Abbildung 15: Oszilloskopbild der Verstärkerschaltung bei 1kHz Abbildung 16: Bode-Plotter untere Grenzfrequenz Betrag 15

17 Abbildung 17: Bode-Plotter oben Grenzfrequenz Betrag Abbildung 18: Bode-Plotter untere Grenzfrequenz Phase Abbildung 19: Bode-Plotter oben Grenzfrequenz Phase 16

18 Abbildung 20: Zählwerk Schaltung 17

19 Abbildung 21: Zählwerk Leiterplattendesign DIL 18

20 Abbildung 22: Zählwerk Leiterplattendesign SMD 19

21 Abbildung 23: Zählwerk Leiterplatte DIL 20

22 Abbildung 24: Zählwerk Leiterplatte SMD 21