Neue Testtechnologien zur Qualitätsverbesserung und Kostensenkung bei Leiterplatten und Baugruppen

Transkript

1 Neue Testtechnologien zur Qualitätsverbesserung und Kostensenkung bei Leiterplatten und Baugruppen Das Unternehmen W ürth Elektronik in Schopfheim war Gastgeber für den Workshop des Europäischen Institutes für Leiterplatten (EIPC). Das Ziel des Workshops war es Methoden vorzustellen, die Aussagen darüber machen wie Zuverlässigkeit von Leiterplatten und Baugruppen mit neuen und verbesserten Verfahren gemessen werden. Durch diese Messtechniken wird die Beurteilung der Produktqualität und die Zuverlässigkeit von bestehenden und neuen Fertigungsprozessen, Materialien und Technologien zeitlich verkürzt und so an die vom Kunden geforderten kurzen Lieferzeiten angepasst. Dr. Lothar Weitzel, Technischer Manager der Firma Würth Elektronik GmbH & Co. KG, in Schopfheim, begrüßte die Teilnehmer und erklärte die Sicherheits- und Verhaltensregeln auf dem Werksgelände. Michael Weinhold, technischer Direktor des Europäischen Instituts für Printed Circuit Boards (EIPC), berichtete in seinem Einführungsvortrag über Änderungen im globalen Leiterplattenmarkt. Der EIPC-Direktor erläuterte wie der Workshop hilft, die Forderungen der Industrie besser zu verstehen und wie diese einfacher und kostengünstiger zu erfüllen sind. Das Thema,Wie wird Zuverlässigkeit zeitnah zur Produktion und reproduzierbar gemessen? beschäftigt die Leiterplattenindustrie seit vielen Jahren. Die Prozesstechnologien müssen an die geänderten Rahmenbedingungen der letzten Jahre angepasst werden. Die RoHS- Verordnung der EU hat hier einen entscheidenden Einfluss auf die Materialien und die Verarbeitungsprozesse gehabt. Der Auslöser war zunächst das Verbot von bleihaltigen Loten bzw. LP-Oberflächen in SnPb. Hierdurch ergaben sich teilweise bis zu 30 C höhere Löttemperaturen beim Wellen- und Abb. 1: Dr. Lothar Weitzel, Technischer Manager Würth Elektronik in Schopfheim Abb. 2: Michael Weinhold, technischer Direktor und Sprecher des EIPC und Moderator des Workshops Reflow-Löten und bei Reparaturlötstellen. Die üblichen bleifreien Lote haben ebenfalls eine höhere Festigkeit was zu einer erhöhten Stressbelastung zwischen Bauteil und Leiterplatte nach der Abkühlphase führt. Im Angebot der bleifreien Lote gibt es mittlerweile über 100 unterschiedliche Zusammensetzungen mit unterschiedlichen Lötprofilen. Die Leiterplatten die heute gefertigt werden, müssen diesen geänderten Bedingungen Rechnung tragen. Das bedeutet, es werden neue Basismaterialeien (Copper Clad Laminate: CCL) eingeführt, die einen geringeren thermischen Ausdehnungskoeffizienten aufweisen. Diese Materialien lassen eine höhere Temperaturbelastung zu, ohne Zersetzungserscheinungen zu zeigen. Leider zeigen diese Produkte häufig eine höhere Abnutzung der mechanischen Werkzeuge wie Bohrer und Fräser/Frässcheiben zum Ritzen der Leiterplatten. Moderne Messmethoden zur Prozessüberwachung und Qualitätssicherung müssen den Änderungen im Material und bei den Lötprozessen voll berücksichtigt werden. Hinzu kommt der Zeitfaktor. Die Welt ist heute schnelllebiger geworden. 516 PLUS 3/2016

2 Der Begriff,Zeit ist Geld steht bei vielen Auftragsvergaben im Vordergrund. Langzeittests werden nur noch für die grundlegenden Technologieuntersuchungen verwendet. Prozesskontrollen zur Qualitätssicherung der Verfahren und Prozesse sowie der gefertigten Produkte müssen das gesamte Fertigungs- und Materialspektrum berücksichtigen. Der erste Fachbeitrag hatte den Titel,Erfahrungsbericht über den Einsatz des IST-Systems zur Prozessüberwachung und Qualitätssicherung bei Leiterplatten und Baugruppen und wurde von Dr. Lothar Weitzel, Technischer Manager und Andrea s Dreher, technisc her Spezialist im Bereich Forschung und En t- wicklung vorgetragen. Im ersten Teil erklärte Dr. Weitzel, die Philosophie von Würth Elektronik im Bezug auf Produktqualität, Prozessüberwachung, Qualifizierung von neuen Prozessen und Materialien. Die hierfür verwendeten Verfahren müssen den Änderungen in der heutigen schnelllebigen Technologiewelt die Forderungen der Leiterplattenkunden erfüllen. Nur technologisch ausgereifte Verfahrenstechnik und Materialien ermöglichen die Fertigung von hochwertigen Leiterplatten und Baugruppen. Das neu eingesetzte IST-Verfahren (IST: Interconnect Stress Test) hilft entscheidend diese Forderungen zu erfüllen. Das Investment in das neue IST-Verfahren verkürzt den erforderlichen Zeitaufwand für die Qualifizierung von neuen Produkten. Es ermöglicht weiterhin eine zeitnahe Prozessüberwachung von bestehenden Prozessen. Darüber hinaus hilft dieses Testverfahren entscheidend zur schnellen Zertifizierung von neuen Prozessen und Materialien. So wird neben der herkömmlichen analytischen Prozessüberwachung eine quantitative und praxisnahe Überwachung der gefertigten Leiterplatten durchgeführt. Abb. 3: Andreas Dreher, Test-Ingenieure bei Würth Elektronik in Schopfheim Im zweiten Teil de s Vortrags erklärte Andreas Dreher den benötigten Zeitaufwand für die Durchführung der einzelnen Tests. Diese werden an spezifischen Testcoupons durchgeführt. Das hierfür verwendete Design entspricht den wesentlichen Parametern, die man beim Layout der Leiterplatte verwendet. Im Coupon werden die wichtigsten Detail-Parameter der Leiterplatten wie Leiterbahnbreiten, Leiterabstände, Isolationsabstände, Lochdurchmesser, Sacklochtechnik, Microvias reproduziert. Die Kupferverteilung bei Masseflächen oder Signallagen werden übernommen und geben dem Testcoupon eine sehr hohe Ähnlichkeit zu dem Aufbau der Leiterplatte. Hinzu kommen noch spezifische Leiterbahnen die eine gezielte induktive Erwärmung des Coupons mit einer computergesteuerten Stromversorgung ermöglichen. Diese Coupons fertigt man gemeinsam mit der Leiterplatte auf dem gleichen Fertigungsnutzen. Das gewährleistet, dass das Testmuster alle Fertigungsprozesse durchlaufen hat. Den IST-Test unterteilt Würth in zwei Stufen: 1. Test per DELAM (Dielectric Estimation Laminate Assessment Method): Durch die Messung der Kapazität und des Widerstands lassen sich Schwankun- Abb. 4: IST Testcoupon Design mit Stromversorgung Netz in rot und Messnetz in blau PLUS 3/

3 518 PLUS 3/2016 Abb. 5: Die Korrelation zwischen dem herkömmlichen Temperatur-Wechsel-Test (TWT) und dem neuen IST-Test zeigen sehr ähnliche Werte. Der Unterschied ist jedoch, dass der IST-Test etwa dreimal schärfer ausfällt. Es lassen sich daraus kürzere Testzeiten ableiten Abb. 6: Kaffeepause fürs Networking gen im Lagen- oder Kupferaufbau messen. Unter Praxisbedingungen können ca. 60 unterschiedliche Coupons pro Stunde in einer speziellen Vorrichtung eingespannt und getestet werden. Hieraus ergibt sich eine Vorselektion der Testcoupons, mit der man eine Stichprobe für die IST-Prüfung ermittelt. Weichen die Messwerte zu stark von den Sollwerten ab, so sind die dazugehörenden Leiterplatten auszusortieren. 2. Die IST-Testcoupons werden in einem speziellen Adapter eingespannt und an die computergesteuerte Messeinheit des IST Verfahrens angeschlossen. Acht Coupons kann man gleichzeitig testen. Jeder Testcoupon wird individuell angesteuert und mittels des Rechners überwacht. Eine Stromversorgung heizt die Widerstandsheizleiter der Coupons auf. Die Temperatur ist je nach Anwendungsfall spezifisch festzulegen (z. B.: 150 C oder 170 C). Die Temperaturregelung wird über die Widerstandsänderungen der Heizleiter gesteuert. Die Widerstandsänderungen an Kupferleiterbahnen, Pads und Umsteigerbohrungen (Vias) misst man über eine,daisy Chain. Tritt eine Widerstandsänderung von 10 % auf, so wird der Testvorgang an dem spezifischen Coupon unterbrochen und die Anzahl der Testzyklen festgestellt. Da jeder Testco upon über einen eigenen Testkreislauf verfügt, lassen sich die restlichen Coupons in der Testkammer bis zum Testende weiter thermisch,zykeln. Je nach Anwendungsfall (Automotive, Industrie-Elektronik, Medizintechnik, Satelliten- und Luftfahrt, Militär-Elektronik) legt man eine Anzahl von Testzyklen mit dem Kunden fest. Werden diese vorgegebenen Zyklen erreicht, entspricht die Leiterplatte den Qualitätsanforderungen für dieses spezifische Marktsegment (siehe Abb. 9). Zur Identifizierung der defekten Stelle auf dem Testcoupon wird das fehlerhafte Leiternetz auf der Leiterplatte mit einer definierten Stromstärke über die Widerstandsänderung im Stromkreis erwärmt. Die Schwachstelle im Netzwerk zeigt an der Position der Widerstandsänderung eine erhöhte Erwärmung an. Diese misst und identifiziert eine Wärmebildkamera. An der so selektierten Stelle wird dann ein Schliffbild erstellt und somit der Fehler positionsgenau sichtbar.

4 Nach der Einführung in die neue Testmethode zur Sicherung der Leiterplatten-Produktqualität konnten die Workshop-Teilnehmer in der Kaffeepause das Gehörte diskutieren. Nach der Kaffeepause stellte Ibrahim Atak von der Firma Continental Automotive die,anforderungen für die Automobilindustrie vor. Bilder und Grafiken zeigten die Entwicklung im Sektor der Automobilindustrie. Daraus leitete man ab, dass die elektronischen Bauteile in den nächsten Jahren einen großen Teil der Kosten eines Automobils ausmachen werden. Die Anforderungen an die Elektronik in Bezug auf Zuverlässigkeit sind im Automobil sehr hoch und vergleichbar mit der Flugzeugindustrie. Die Stückzahlen werden in den nächsten Jahren deutlich ansteigen. Der Preisdruck dem die Automobilindustrie im globalen Markt ausgesetzt ist, zwingt die Firmen dazu die kostengünstigsten Lösungen auch im Elektronikbereich einzusetzen. Die Zuverlässigkeit der verwendeten Bauteile, wozu auch die Leiterplatte gehört, ist ein wesentliches Abnahmekriterium zur Qualitätssicherung im Automobil. Simulationen von Lebenserwartungen einer Abb. 7: Ibrahim Atak, Manager Category PCB, Continental Automotive Abb. 8: Hermann Reischer beim Vortrag über das IST-Verfahren und seine Entwicklung bis zum heutigen industriellen Einsatz Baugruppe werden in den nächsten Jahren deutlich an Wichtigkeit gewinnen. Deshalb sind neue Tests wie das IST-Verfahren eine Möglichkeit, die Qualität und Lebenserwartung von elektronischen Bauteilen und Baugruppen schon bei der Konstruktion bzw. bei der Fertigung von Prototypen und Kleinserien genau zu definieren. Die Ausführungen von Ibrahim Atak zeigten deutlich, dass sich jeder Aufwand zur Qualifizierung im Sektor der Automobilelektronik langfristig auszahlen kann. Es wurden noch Punkte wie Elektromobilität und automatische Fahr-Assistenzsysteme als ein weiterer Schwerpunkt für den zu erwartenden Fortschritt und Marktwachstum im Automobilbereich aufgezeigt. Den nächsten Vortrag,IST der neue Standard für die Zuverlässigkeitsprüfung von Leiterplatten hielt Hermann Reischer von Polar Instruments. Er beschrieb die Entwicklung des IST in den letzten 25 Jahren. Zunächst bot man Testservices in den USA und Kanada an. Die Schwerpunkte waren hier Flugzeugindustrie, Militäranwendungen und Bereiche, in denen eine hohe Zuverlässigkeit gefordert wurde zum Beispiel Signaltechnik, Telekom sowie die Bereiche der Medizintechnik, Satelliten und Automotive-Anwendungen. Da viele OEMs von global agierenden Leiterplattenherstellern ihre Produkte beziehen, wurden IST-Anlagen bei vielen Firmen in allen wichtigen leiterplattenproduzierenden Ländern installiert. Mittlerweile sind über 190 IST-Anlagen im Einsatz. Test Service wird heute jedoch überwiegend in den USA und Kanada angeboten. Ein neues Service-Testzentrum betreibt seit Dezember 2015 das UL- Labor in Taiwan. Die UL-Organisation hat von der Firma PWB interconnect solutions inc. eine Lizenz erworben, um als unabhängiges Testlabor auf dem asiatischen Markt Leiterplatten und Baugruppen nach dem IST-Verfahren zu testen. Im weiteren Verlauf seines Vortrags beschrieb Hermann Reischer wie sich die IST-Gerätegenerationen durch die Verbesserung von Computer Leistung in den letzten Jahren verbessert haben. Heute werden in einer Testeinheit bis zu acht Kupons Parallelen getestet. Das bedeutet eine höhere Produktivität der einzelnen IST Geräte. PLUS 3/

5 Abb. 9. Typische IST-Zyklen nach Anwendungssegment nach Industrieempfehlungen Abb. 10: Beschreibung des Testkupons: Es sind über 500 Standard-Kupons vorhanden. Die Datenbank von PWB in Kanada umfasst mehr als 1500 Leiterplatten-Layouts. In den meisten Fällen entwirft man diese Layouts kundenspezifisch. Dadurch lässt sich eine höhere Messgenauigkeit der Leiterplatte erreichen Man beschrieb detailliert den Aufbau der Testkupons und deren Anschluss an die IST-Einheit. Es ließ sich ebenfalls zeigen wie die Position von defekten Umsteigerbohrungen (Vias), die im Test einen erhöhten elektrischen Widerstand aufweisen, mit einer Wärmebildkamera positionsgenau ermittelt werden. Dann lässt sich an dieser Position ein Schliffbild erstellen die Fehlstelle wird dann sichtbar. Es wurde erklärt, wie der Delam- Test mittels der geänderten Kapazitätswerte in den defekten Isolationsschichten der Leiterplatte, die Delaminationen in der Struktur der Leiterplatte identifiziert. Hermann Reischer verwies in seiner Vortrag auf die nachfolgende Besichtigung der Leiterplattenfertigung und der Prüflabors der Firma Würth in Schopfheim. Weitere Fragen sollten dann direkt an den IST Prüfgeräten erklärt werden. Firmenrundgang Besichtigung der IST- Testanlage Am Beispiel der Innenlagenfertigung bei Würth Elektronik wurden die Prozesse zur Bildübertragung erklärt. Je nach Herstellungsprozess und Fertigungstoleranzen werden die Leiterstrukturen mit Trockenfilmen mittels Fotovorlagen (Filme) in herkömmlichen Belichtungsgeräten oder ohne Fotovorlagen mit neuen Laserdirekt-Belichtungsgeräten hergestellt. Der anschließende Ätzprozess erstellt dann Leiterbahnstrukturen unter Produktionsbedingungen bis ca. 75 µm. Für Sondertechniken sind auch feinere Strukturen machbar. Diese werden aber in der Regel von typischen Kunden bisher nicht gefordert. Die gesamte Fertigung ist weitestgehend automatisiert. Neben den sehr gut strukturierten Prozessabläufen in der gesamten Fertigung überzeugte die Bohrabteilung durch eine hohe Flexibilität von mechani- 520 PLUS 3/2016

6 Abb. 11. Installationen und Beschreibung der IST-Geräte (Interconnect Stress Test) bei Würth Elektronik in der Circuit Board Technology in Schopfheim Abb. 12: Andreas Dreher zeigte, dass höhere Temperaturen im IST-Coupon eine Verkürzung der Zykluszahl ermöglichen könnten hier werden noch weitere Untersuchungen erforderlich sein schen- und Laser-Bohrmaschinen. Das Laser-Bohren verwendet man überwiegend für Mikrobohrungen und Vias 150 µm. Für das in Europa typische Leiterplatten-Produktionsspektrum werden häufig kleine und mittlere Leiterplatten-Stückzahlen gefordert. Bei der Produktions-Besichtigung konnten die Workshop-Teilnehmer wichtige Prozessschritte sehen, die für moderne Leiterplattenfertigungen erforderlich sind. Hierzu zählten z. B. die modernen Leiterplattengalvanik mit Möglichkeiten des metallischen Via-Fillings für Thermal-Vias zur verbesserten Wärmeabfuhr bei Leiterplatten. Verfahren zum Füllen von Umsteiger mit organischen Materialen ermöglicht das Verschließen von Umsteiger-Löchern in SMD- Reflow-Lötstellen. Hierdurch lassen sich bei der Bestückung von z. B. BGAs gleichmäßigere Lotpastenmengen aufbringen. So lassen sich zuverlässigere Lotverbindungen im Reflow- Prozess erzeugen. Die Außenlagenfertigung ermöglicht das Herstellen von HDI-Leiterplatten (HDI: High Density Interconnect). Man kann ebenfalls unterschiedliche Endoberflächen auf den Leiterbahnen und Löt-Pads herstellen. Die Betriebsführung endete im Prüfraum, wo neben vielen unterschiedlichen Prüfgeräten wie z. B. TWT auch die IST- Geräte und DELAM installiert sind. Andreas Dreher, der verantwortliche Ingenieur für die IST-Systeme erklärte an Hand von praktischen Beispielen und Testcoupons wie der Prozessablauf in der Praxis bei Würth Elektronik gehandhabt wird. Man erklärte, wo die Testcoupons am Fertigungsnutzen zu entnehmen sind. Dann erläuterte Andreas Dreher die Vorbereitung der Testcoupons für die Tests. Die elektrischen Verbindungen wurden mit den Testcoupons verbunden. Hier konnte die Workshop-Teilnehmer die einfache und industriegerechte Bedienung der IST-Geräte in der Praxis sehen. Würth Elektronik hat, basierend auf der eigenen Erfahrung, den Prozessablauf in zwei Hauptgruppen unterteilt. Zunächst führt man den so genannten DELAM-Test als Screening Test durch. Hier lässt sich bereits eindeutig sehen, ob sich beim Verpressen des Multilayer nun Lunker im Harz PLUS 3/

7 gebildet haben, die dann während der Reflow-Simulation zu Delaminationen führten. Die Unterschiede des IST im Vergleich zum klassischen Temperaturwechseltest (TWT) werden die Industrie sicher noch einige Zeit beschäftigen. Es ist aber abzusehen, dass die Vorteile eines schnelleren und praxisorientierten Verfahrens mit deutlichen Kostenvorteilen verbunden sind. Hier sind die Fakten wie Qualität und Reproduzierbarkeit der Testergebnisse sowie der erforderliche Zeitaufwand für die einzelnen Testverfahren deutlich zu Gunsten des IST-Verfahrens zu sehen. Weitere Vorträge betreffen Raumfahrt- Leiterplatten und deren Tests Nach der praktischen Vorführung des IST-Verfahrens bei Würth Elektronik standen die beiden letzten Vorträge und die Zusammenfassung auf dem Plan. Markus Jonek, von der Firma Tesat-Spacecom (Airbus), berichtete in seinem Vortrag über die,anforderungen für hochzuverlässige Leiterplatten in der Raumfahrt. Im Vortrag wurde die Endwicklung der Leiterplattenproduktion bei Tesat Spacecom erklärt. Hier handelt es sich um ein Unt ernehmen der AEG Telefunken, das 1967 mit der Leiterplattenfertigung begann. Seit 2001 firmiert das Unternehmen unter Tesat-Spacecom GmbH & Co. KGT (Airbus). Wegen des hohe Fertigungs- und Qualitätsstandards wurde das Unternehmen an allen wichtigen Satellitenprojekten maßgebend beteiligt. Durch die kontinuierliche Entwicklung und Verbesserung der einzelnen Fertigungstechnologie n, Testverfahren und Produkte wurden Satelliten- und Deep-Space-Projekte (Weltraumanwendungen) mit den 522 PLUS 3/2016 Abb. 13: Markus Jonek bei seinem Vortrag über,hochzuverlässige Leiterplatten in der Raumfahrt Produkten der Tesat-Spacecom ausgerüstet. Die Fertigungseinrichtungen, die verwendeten Materialien, die chemischen Prozesse und das erfo rderliche Produktions- Knowhow muss bei der Leiterplattenfertigung optimale Voraussetzungen bieten, damit sich die Anforderungen der Satelliten- und Raumfahrttechnologie erfüllen lassen. Es werden ausschließlich eigens hergestellte und getestete Leiterplatten verwendet. Seit 1987 ist Tesat Spacecom ESA qualifiziert alle zwei Jahre erfolgt eine Überprüfung durch die ESA (Audit / DPA). Das IST-System ist zur monatlichen Prozessüberwachung seit Anfang 2015 im Einsatz. Nach ESA-Richtlinien ist der komplette Fertigungsablauf in einem Prozess Identifikation Dokumente (PID) eingefroren. Sämtliche Änderungen sind mitzuteilen (ESA/Kunden). Bei größeren Änderungen ist eine erneute ESA-Freigabe vor Umsetzung notwendig. Markus Jonek verglich die Raumfahrt-Leiterplatten mit den Anforderungen der Automobilindustrie. Die hohe Zuverlässigkeit der Verfahrenstechnik bei der Abb. 14: Ohne Satelliten ist die Welt heute kaum noch vorstellbar: Tesat Spacecom hat hier in nahezu einem halben Jahrhundert echte Pionierarbeit geleistet

8 Abb. 15: Zuverlässigkeits-Anforderungen an Leiterplatten, die bei Kommunikationssatelliten und bei Weltraumelektronik eingesetzt werden Abb. 16: Vergleich von Leiterplatten in der Satelliten- und bei Automobiltechnik: Die Boards sind ähnlich hohen Belastungen ausgesetzt; die hier verwendeten Produkte müssen auch eine vergleichbare Lebenserwartung erfüllen Raumfahrt ist auch bei der Automotive-Elektronik gefordert. Die Reparierbarkeit ist bei Satelliten und Weltraumprojekten nicht einfach. Während der Konstruktion müssen die Reparier-Funktionen bei der Planung und dem Design der Raumfahrtprodukte eingebaut werden. Im Automotive Bereich werden je nach Anwendung z. B. Motorsteuerung, Infotainment oder Fahrassistenzsysteme unterschiedliche Zuverlässigkeitskriterien definiert. Die Leiterplattenhersteller müssen diese dann kostengünstig realisieren. Im letzten Teil seines Vortrags befasste sich Markus Jonek mit den Trends und was die Raumfahrt in der näheren Zukunft zu erwarten hat. Schnelle Datenautobahnen mittels Satelliten werden in den entlegensten Winkeln der Erde schnelles Internet ermöglichen. Die,OneWeb satellite constellation wird hier neue Maßstäbe setzen. Bei diesen geplanten Möglichkeiten sind die Qualitätsanforderungen an die Leiterplatte ein wichtiges Erfolgskriterium für die Zukunft. Stan Heltzel von der European Space Agency (ESA) und dem ESTEC (European Space Research and Technology Centre) präsentierte den letzten Fachvortrag des Zuverlässigkeits-Workshops mit,leiterplatten- Fehleruntersuchungen bei der ESA. Zunächst erklärte Stan Heltzel die Aufgaben der ESA und wie die Zuverlässigkeit in Lieferkette bei der Leiterplattenherstellung kontrolliert und überwacht wird. Die auftretenden Fehler werden einzelnen untersucht und in Klassen eingeteilt. Zur Harmonisierung dieser Aufgabe hat die ESA entsprechende Standards entwickelt, nach denen sowohl Leiterplattenhersteller (PCB Fabricator), als auch Geräte- PLUS 3/

9 hersteller (OEMs) qualifiziert und regelmäßig auditiert werden. Hierzu wurden Arbeitsgruppen gegründet, welche die Forschung und Entwicklung (R&D) harmonisieren: ECSS-Q-ST-70-10C PCB qualification (revision of standard until 2016) ECSS-Q-ST-70-11C PCB procurement (revision of standard until 2016) ECSS-Q-ST-70-12C PCB design (first issued July 2014) Zusätzlich wurden Prozess- Identifikationsdokumente (PID) entwickelt, welche die verwendete Technologie des Leiterplattenherstellung exakt und ortsgebunden beschreiben. Das bedeutet der Leiterplattenhersteller muss die Fertigung im eigenen Haus beherrschen. Prozessänderungen sowie der Einsatz von anderen Materialien erfordert eine Änderung der PID und erfordert auch in vielen Fällen eine Requalifikation. Die gleichen Kriterien zur Standardisierung werden auch bei der Bauteilbestückung angefordert. Für die Leiterplatten- und Bestückungstechnologien wurden Arbeitsgruppen eingerichtet, die sich mit der Entwicklung und Fortschreibung der technologischen Roadmap für Satelliten und Raumfahrtechnik beschäftigen. So wird sichergestellt, dass alle ESA qualifizierten Firmen einen vergleichbaren technologischen Wissensstand haben. Gleichzeitig ermöglicht diese Vorgehensweise eine längerfristige Planung für Produkttechnologien und Investments. Die Leiterplattentechnologie nimmt, wegen des wachsenden Kostendrucks, bei Satelliten und Raumfahrtprojekten, einen hohen Stellenwert zur Senkung der Gesamtprojektkosten ein. 524 PLUS 3/2016 Abb. 17: Stan Heltzel bei seinem Vortrag für den Workshop über Zuverlässigkeit Die Kosten für die heute verwendeten,area Array Devices sind etwa zehnmal höher im Vergleich zu Lösungen in der Leiterplattentechnologie. Stan Heltzel sieht hier Potenzial um die geforderten I/O-Anzahl, Design-Lösungen zur Miniaturisierung und die Signalintegrität für Anwendungen im Satelliten und Weltraum erfolgreich mit LP-Technik zu lösen. Stan Heltzel definierte die Ausfallmechanismen b ei Leiterplatten. Er analysierte zunächst die Kurzschlussrisiken. In einer Aufstellung beschrieb er die Probleme, welche die Kurzschlüsse verursachten. Anhand einer Ursachenanalyse wies er auf mögliche Fehler hin. Er beschrieb zudem die leitenden Verunreinigungen als mögliche Ursachen und wie diese Fehler über Isolationswiderstand- Messungen zu einem frühen Zeitpunkt identifiziert werden. Hier zeigte sich deutlich, dass die IPC-Standards Klasse 3 diese Anforderungen nicht ausreichend berücksichtigen. Abb. 18: Minimale Verunrein igungen oder Beschädigungen der LP-Oberfläche können zu Änderungen der Isolationswiderstande führen und/oder zu einem erhöhten Widerstand der Cu-Leiterbahnen

10 Abb. 19: Die vom IPC 6012 class 3/a gege benen Empfehlungen reichen nicht aus, um die hohen ESA-Anforderungen für die Satelliten- und Raumfahrttechnik zu erfüllen Abb. 20: An diesen Schliffbildern erklärte Stan Heltzel w ie die Ausfälle beim IST mit 10 % Widerstandserhöhung aussehen Während der Herstellung von Leiterplatten ist die Sauberkeit ein wesentlicher Faktor. Die Kupferoberfläche muss vor dem Verpressen der Multilayer- Schaltung frei von Verunreinigungen sein, da sonst keine zuverlässigen Verbindungen mit den Prepregs zu erreichen sind. Nach der Beschreibung von Fertigung ging Stan Heltzel auf das Testen mit dem IST-Verfahren ein. Nach detaillierten Vorversuchen wurde das IST-Verfahren bei der ESA eingeführt. Gegenüber einem Testcoupon mit einer geringeren Anzahl von Umsteigerbohrungen hat der IST-Testcoupon eine höhere Aussagekraft. Hinzu kommt, dass die erforderlichen Testzeiten deutlich kürzer sind. Ein Temperaturwechseltest, der die Anforderungen der ESA erfüllt, kann heute bereits in etwa zwei Tagen durchgeführt werden. Die bisherigen Tests mit dem IST-Verfahren haben die gute Reproduzierbarkeit der Ergebnisse gezeigt und aussagekräftige Resultate zur Beurteilung der Metallisierung von unterschiedlichsten Bohrungen ermöglicht. Fehler die beim Verpressen von Mehrlagenschaltungen entstanden sind oder Delaminationen, die während der Leiterplattenherstellung z. B. bei der Heißverzinnung (HASL) aufgetreten waren, wurden mit dem DELAM-Test eindeutig und schnell identifiziert. Das Design der IST-Coupons entspricht den Kriterien der zu testenden Leiterplatte. Das Messergebnis des DELAM-Tests ist deshalb repräsentativ für die zu testende Leiterplatte. Fragen, die noch endgültig zu klären sind, betreffen die Vergleichbarkeit des IST-Verfahrens mit dem herkömmlichen TWT im Bereich der Satellitenund Raumfahrtechnik. Hierfür wurde eine spezielle Arbeitsgruppe formiert, die mit ihren Experten die Vergleichbarkeit genauer definieren soll. Die bisherigen IST-Daten konnten zuverlässige und reproduzierbare Aussagen treffen über die Stressbelastung von Basismaterial und hochzuverlässigen Leiterplatten. Stan Heltzel erklärte, dass sich in Absprache mit dem IST-Gerätehersteller möglicherweise die Messtoleranzen von 10 % auf 5 % senken lassen. Das könnte dann erforderlich werden, wenn man auf bleifreie Lote umstellt. Hier stellt sich die Frage, wie lange lassen sich bleihaltige Lote und Bauteile in den nächsten Jahren noch beschaffen? Nach Aussagen von Stan Heltzel wird das immer schwieriger und man wird auch in der Satelliten und Raumfahrtelektronik über mögliche Alternativen nachdenken müssen. PLUS 3/

11 Zusammenfassung Europa ist ein wichtiger Kontinent, wo Technologie entwickelt und zur Fertigungsreif ausgearbeitet wird. Obwohl der europäische Marktanteil am globalen Leiterplattenmarkt bei <5 % liegt, ist der Einfluss auf die globale gefertigte Leiterplattenproduktion wesentlich höher (z. B. je nach Marktsegment etwa um den Faktor 3 bis 6). Es ist deshalb wichtig, dass sich die europäische Elektronikindustrie bei der Definition der Testkriterien und Messverfahren aktiv beteiligt. Die Normung spielt hier eine wichtige Rolle. Viele Großfirmen haben ihre Führungsrollen bei der Normung an Fachverbände bzw. Standard-Organisationen abgegeben. Die Standards werden dann von den Mitgliedfirmen dieser Gruppen etabliert. Das reicht häufig nicht immer zum Besten der Endprodukte bzw. der Qualität. Kosten und Marktanteile dominieren häufig diese,standardgruppen. Mit dem in Europa vorhandenen Know-how sollten wir diese Messlatte frühzeitig festlegen, um so eine Führungsrollen im globalen Kontext beizubehalten. Die Präsentationen stehen den EIPC-Mitgliedern kostenlos zur Verfügung. Abb. 21: Ein Defekt nach dem IST-Verfahren in einer Cu- PTH-Metallisierung: Die Leiterplatten wurde nach der IST-Methode im heißen Öl einem weiteren Stresstest ausgesetzt. Die Zinn-Blei-Metallisierung (SnPb) hat den Defekt,teilrepariert diese,reparaturen sind in der Satelliten- und Raumfahrttechnik unzulässig Ein ganz besonderer Dank geht an Würth Elektronik in Schopfheim für die Ausrichtung des fachlich hochqualifizierten Workshops. Die verwendete Analytik zur Qualitätssicherung der einzelne Prozessstufen und Materialien sind wichtige Faktoren zur Herstellung von hochwertigen Leiterplatten und zur kostengünstigen Dokumentation der Zuverlässigkeit von Endprodukten. -MW- 526 PLUS 3/2016