Memory Management Units in High-Performance Processors
|
|
|
- Lars Günther
- vor 10 Jahren
- Abrufe
Transkript
1 Memory Management Units in High-Performance Processors Ausgewählte Themen in Hardwareentwurf und Optik Seminar Universität Mannheim LS Rechnerarchitektur - Prof. Dr. U. Brüning WS 2003/2004 Frank Lemke
2 Inhalt (i) Grundlagen (ii) Intel - Itanium2 (iii) AMD - Opteron (iv) Apple/IBM - G5 (v) Sun - UltraSparc III (vi) Zusammenfassung
3 (i) Was ist eine Memory Management Unit? Die Memory Management Unit (MMU) ist eine funktionale Einheit zur Durchführung der virtuellen/physikalischen Abbildung. Jeder virtuellen Adresse wird die passende physikalische Adresse zugeordnet.
4 (i) Funktionale Teile der MMU (1) Hierarchie der Adresstransformation a. Page Address Translation b. Segment Address Translation c. Block Address Translation
5 (i) Funktionale Teile der MMU (2) Direct Page Table: [1] - Page Table (PT) wird mit der virtuellen Adresse (VA) indiziert und direkt in die physikalische Adresse (PA) umgesetzt - je VA existiert ein PT-Eintrag
6 (i) Funktionale Teile der MMU (3) Inverted Page Table: [1] - Anzahl der PT-Einträge entspricht Anzahl der PAs - mit linearer Suche oder assoziativem Vergleich wird der passende Eintrag gefunden
7 (i) Funktionale Teile der MMU (4) Hashing: - aus VA und einer Hashfunktion ergibt sich der Index des PT - durch den Index erhält man den Anfang der Kollisionskett - Suchen des passenden PA-Eintrags [2]
8 (i) Funktionale Teile der MMU (5) Einstufiges Paging: [1] - VA Aufteilung in Offset und den höherwertigen Teil - PT wird mit höherwertigen Teil indiziert - je PT-Eintrag der höherwertigen Teil der PA und den Kontrollbits
9 (i) Funktionale Teile der MMU (6) Mehrstufiges Paging: [1] - VA Aufteilung in Offset den Directory- und den Table-Teil - durch den Tablewalk erhält man PA
10 (i) Funktionale Teile der MMU (7) Translation Lookaside Buffer (TLB): - TLB besteht aus Descriptoren - jeder Descriptor enthält die VA, Attributbits und die PA [3]
11 (ii) Intel - Itanium2 (1) Intel Itanium2 Prozessor: MHz mit 1,5MB L3-Cache - 1,0 oder 1,3 GHz mit 3MB L3-Cache - 1,4 GHz mit 4MB L3-Cache - 1,5 GHz mit 6MB L3-Cache Features: - Explicitly Parallel Instruction Computing (EPIC) - Bi-endian - predication und speculation Unterstützung [4]
12 (ii) Intel - Itanium2 (2) - Integrierter L1, L2 und L3 Cache (4-, 8- bzw. 12-way set ass.) general und 128 floating-point Register (unterstützt Registerrotation, register stack engine) Bit Datenbus - 6,4 GB/s Bandbreite - bis zu 4 Prozessoren an einem 400 MHz Datenbus [4]
13 (ii) Intel - Itanium2 (3) 64-Bit virtuelle Adressierung, 50-Bit physikalische Adressierung Unterstützte Seitengrößen: 4KB, 8KB, 16KB, 64KB, 256KB, 1MB, 4MB, 16MB, 64MB, 256MB, 1GB und 4GB Zwei Arten von TLBs: - Data Translation Lookaside Buffer (DTLB) - Instruction Translation Lookaside Buffer (ITLB) Der DTLB ist unterteilt in: - first Level DTLB (DTLB1) - second Level DTLB (DTLB2) Der ITLB ist unterteilt in: - first Level ITLB (ITLB1) - second Level ITLB (ITLB2)
14 (ii) Intel - Itanium2 (4) DTLB1: 32 Einträge, fully associative, unterstützt 4KB Pages oder auch größere Sets, die in 4KB Teile aufgespalten werden, 2 read und 1 write Port DTLB2: 128 Einträge (64 als Translation Register (TR)), fully associative, unterstützt 4KB bis 4GB große Pages, 4 ports ITLB1: 32 Einträge, fully associative, nur 4 KB Pages, dual ported ITLB2: 128 Einträge (64 als Translation Register (TR)), fully associative, unterstützt 4KB bis 4GB große Pages, single ported
15 (ii) Intel - Itanium2 (5) - bei einem TLB miss in ITLB oder DTLB wird mit Hilfe des Hardware Page Walker (HPW) auf eine 8B und 32B Virtual Hash Page Table (VHPT) zugegriffen - VHPT wird nur im L2 und L3 Cache gehalten (nicht im L1) - HPW greift auf L2, L3 oder den Speicher zu, um den Page entry zu erhalten - wenn der HPW die Page nicht findet, wird ein Softwarehandler aufgerufen, um die Umsetzung zu vollenden
16 (ii) Intel - Itanium2 (6) - HPW akzeptiert neue Anfragen, während er läuft - mehrere Anfragen werden immer serialisiert - HPW kann jederzeit unterbrochen werden [4] [4]
17 (iii) AMD - Opteron (1) AMD Opteron Prozessor: 800MHz bis 2600MHz (0,13µ) Features: - advanced branch prediction - 16-Bit und 32-Bit Kompatibel - kompatibel mit der SSE2 Technologie (SIMD) [5]
18 [5] (iii) AMD - Opteron (2) - L1-Cache: 64KB D-Cache und 64KB I-Cache (2-way ass., ECC) - L2-Cache: 1MB on-chip ECC-Protected (16-way ass.) - 3 Hyper Transport Links - 19,2 GB/s ( 3,2 GB/s je Richtung, 16x16-Bit) - Integrierter Memory Controller mit 6,4 GB/s
19 (iii) AMD - Opteron (3) 64-Bit virtuelle Adressierung, 52-Bit physikalische Adressierung Unterstützte Seitengrößen: 4KB, 2MB und 4MB Unterstützt Segmentierung
20 [5] (iii) AMD - Opteron (4)
21 (iii) AMD - Opteron (5) - Real Mode Segmentation (Virtual-8086 Mode Segmentation): - 64KB Segmente (CS, DS, ES, FS, GS, SS) - Umsetzung in 20-Bit lineare Adresse - Protected Mode Segmented-Memory Models: - Multi-Segmented Model: - Größe von 1B bis 4GB - unique base address - Flat-Memory Model: - die base address aller Segmente ist 0
22 (iii) AMD - Opteron (6) Page Translation: - Hierarchical Page Tables softwaregesteuert - die virtuelle Adresse ist in Felder unterteilt, die als offset für einen Tablewalk verwendet werden - es gibt vier Kontrollbits: - Page-Translation Enable (CR0.PG) - Physical-Address Extensions (CR4.PAE) - Page-Size Extensions (CR4.PSE) - Long-Mode Active (EFER.LMA) mit denen das geeignete Verfahren gewählt wird
23 (iii) AMD - Opteron (7) Legacy Mode Page Translation: - Normal Paging (CR4.PAE=0): - Page Translation Table Enty 32-Bit - 32-Bit VA => 40-Bit PA - PAE Paging (CR4.PAE=1): - Page Translation Table Enty 64-Bit - 32-Bit VA => 52-Bit PA Page Translation Tables: - Page Table (PT) zeigt auf 4KB Page - Page Directory (PD) zeigt auf PT oder 2MB bzw. 4MB Pag - Page Directory Pointer (PDP) zeigt auf PD
24 (iii) AMD - Opteron (8) PAE Paging: Normal Paging: [5] [5]
25 (iii) AMD - Opteron (9) Long Mode Page Translation: (CR4.PAE=1 muss gesetzt sein bevor EFER.LMA=1) - ein neuer Table wir an das PAE Paging angefügt, der page-map level-4 (PML4) [5]
26 (iii) AMD - Opteron (10) [5]
27 (iv) Apple/IBM - G5 (1) Power PC G5 Prozessor: 1,6GHz, 1,8GHz und dual 2GHz (0,13µ, 8 layer) Features: - Dual-pipeline Velocity engine (128-bit SIMD processing) - Highly accurate dynamic branch prediction - 32-Bit Kompatibel [6]
28 (iv) Apple/IBM - G5 (2) - L1-Cache: 64KB instruction (direct-mapped) und 32KB data (2-way set ass.) - L2-Cache: 512KB on-chip (8-way set ass.) - 2 unidirectional busses (32-Bit read, 32-Bit write) - bis zu 1GHz 64-Bit DDR frontside bus mit 8 GB/s (im zwei Prozessorsystem einer auf jedem)
29 (iv) Apple/IBM - G5 (3) 64-Bit effektive Adressierung, 42-Bit physikalische Adressierung Unterstützte Seitengröße: 4KB Unterstützte Segmentgröße: 256MB Unterstützte Blockgröße: 128KB bis 256MB Segment Lookaside Buffer (SLB): 64 Einträge fully ass. (davon 16 Segment Register) Translation Lookaside Buffer (TLB): 256x4-way TLB
30 (iv) Apple/IBM - G5 (4) [6] [6]
31 (iv) Apple/IBM - G5 (5) Real Addressing Mode: - bei ausgeschalteter Adressübersetzung wird die effektive Adresse wie eine physikalische Adresse genutzt - ist die physikalische Adresse kleiner werden die extra high-order Bits ignoriert
32 (iv) Apple/IBM - G5 (6) Block Address Translation (BAT): - 16 special-purpose Registers (SPRs) - je Block ein upper und lower SPR (BAT Register) - zwei fully associative BAT-arrays mit vier Einträgen - BAT Register enthalten die Anfangsadresse des Blocks effektiv und physikalisch, sowie die Größe
33 (iv) Apple/IBM - G5 (7) Memory Segment Model: - zwei Segmenttypen: - Memory Segment - Direct-store Segment - zwei Stufen: 1. effektive Adresse => virtuelle Adresse 2. virtuelle Adresse => physikalische Adresse
34 (iv) Apple/IBM - G5 (8) [6]
35 (iv) Apple/IBM - G5 (9) Page Table Entry (PTE): Bit PTE - dient zur Umsetzung der virtual page number(vpn) in die physical page number (RPN) - enthält nur die VSID und den abbreviated page index (API) der VPN - die fehlenden 11-Bits des Page Index werden für eine Hashfunktion genutzt, die PTE-Gruppen erzeugt [6]
36 (iv) Apple/IBM - G5 (10) Hashed Page Table (HPT): - Datenstruktur variabler Größe ( Bytes) - besteht aus page table entry groups (PTEGs, ) - PTEG besteht aus acht PTEs je 16-Bytes HPT Suche: - bei der Suche wird das Ergebnis der primären Hashfunktion mit dem Wert im SDR1 Register verknüpft, man erhält die PA der PTEG - ist die Suche in der PTEG nicht erfolgreich, wird die sekundäre Hashfunktion genutzt [6]
37 (iv) Apple/IBM - G5 (11) [6]
38 (v) Sun - UltraSparc III (1) UltraSparc III Prozessor: 900 MHz, 1050MHz und 1,2 GHz UltraSparc IIIi Prozessor: 1GHz (0,13µ, 7 layer) Features: - 4-way superscalar - 14 stage non-stalling pipeline - Advanced RAS features (IIIi: Robust RAS features) - Distributed Memory Contol [7]
39 (v) Sun - UltraSparc III (2) - L1-Cache: instruction 32KB, data 64KB, 2KB prefetch Cache and 2KB write Cache (4-way set ass.) - L2-Cache: 2, 4 oder 8MB external (2-way set ass.) (IIIi: 1MB on-chip, 4-way set ass.) - Systembus mit 150 MHz Clock Frequency - Architekturdesign für >1000 CPUs/system - IIIi: bis zu 4 Prozessoren, 183-Bit Datenbus, bis zu 200MHz Memory Interface 266 DDR-1, 4,25 GB/s
40 (v) Sun - UltraSparc III (3) 64-Bit virtuelle Adressierung, 43-Bit physikalische Adressierung Unterstützte Seitengrößen: 8KB, 64KB, 512KB und 4MB Zwei Arten von MMUs: - Data MMU (D-MMU) - Instruction MMU (I-MMU) - MMUs bestehen aus mehreren TLBs - Software Translation Table erledigt die Adressumsetzung
41 (v) Sun - UltraSparc III (4) [7]
42 (v) Sun - UltraSparc III (5) D-MMU: - 2 TLBs mit 512 Einträgen, 2-way associative, unterstützt alle Seitengrößen - 1 TLB mit 16 Einträgen, fully associative, unterstützt alle Seitengrößen I-MMU: - 1 TLB mit 128 Einträgen, 2-way associative, nur 8KB Seiten - 1 TLB mit 16 Einträgen, fully associative, für 64KB, 512KB und 4MB Seitengrößen (8KB nur locked)
43 (v) Sun - UltraSparc III (6) - TLB miss löst trap aus, die einen Software Miss Handler aktiviert - Software Miss Handler füllt der TLB aus dem Software Translation Table auf - Translation Storage Buffer (TSB) dient als direct-mapped Cache für den langsamen Software Translation Table [7]
44 (v) Sun - UltraSparc III (7) Translation Table Entry (TTE): - enthält die Informationen für ein single page mapping - besteht aus 64-Bit Worten für Tag und Daten - der Tag funktioniert wie im Cache - die Daten werden mit Hilfe der Software beschafft [7]
45 (v) Sun - UltraSparc III (8) Translation Storage Buffer (TSB): - ein Feld aus TTEs - der Cache des software translation table - TLB Einträge müssen nicht im TSB sein - TSB Pointer (mit Hardwareunterstützung) - TSB Indexing Support - TSB Organization
46 (vi) Zusammenfassung Prozessor Block Address Translation Segment Address Translation Page Address Translation Translation Table Intel - Itanium2 Nein Nein 4KB - 4GB Virtual Hash Page Table AMD - Opteron Nein 1B - 4GB 4KB, 2MB, 4MB Hierarchical Page Tables Apple/IBM - G5 128KB - 256MB 256MB 4KB Hashed Page Table Sun UltraSparc III Nein Nein 8KB, 64KB, 512KB, 4MB Software Translation Table
47 Literaturliste [1]: Prof. Dr. U. Brüning, Vorlesungsskript LS Rechnerarchitektur [2]: Bruce L. Jacob, Trevor N. Mudge A Look at Several MemoryManagement Units, TLB-Refill Mechanisms, and Page Table Organizations (ASPLOS-VIII), San Jose CA, Oct. 3-7, 1998 [3]: Malz, Rechnerarchitektur, Vieweg Verlag [4]: [5]: [6]: und [7]:
Einführung in die technische Informatik
Einführung in die technische Informatik Christopher Kruegel [email protected] http://www.auto.tuwien.ac.at/~chris Betriebssysteme Aufgaben Management von Ressourcen Präsentation einer einheitlichen
Virtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44
Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Die Idee Virtuelle Adressen Prozess 1 Speicherblock 0 Speicherblock 1 Speicherblock 2 Speicherblock 3 Speicherblock 4 Speicherblock
MMU Virtualisierung. ISE Seminar 2012. Thomas Schaefer 1
MMU Virtualisierung ISE Seminar 2012 Thomas Schaefer 1 Inhalt Allgemein MMU: Virtualisiert Probleme Problem 1: Ballooning Problem 2: Memory-Sharing Kurz: Problem 3 & 4 Translation Lookside Buffer TLB in
Virtueller Speicher und Memory Management
Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write
Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13
UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 2 Virtual Storage el0100 copyright
moderne Prozessoren Jan Krüger [email protected]
moderne Prozessoren Jan Krüger [email protected] Übersicht FachChinesisch SPARC - UltraSparc III/IV PowerPC - PowerPC 970(G5) X86 - Pentium4(Xeon), Itanium, (Pentium M) X86 - AthlonXP/MP,
Technische Informatik I. Übung 3 Speicherhierarchie. v t d 0 d 1 d 2 d 3 0 1 2 3. Technische Informatik I Übung 3. Technische Informatik I Übung 3
Institut für Kommunikationsnetze und Rechnersysteme Technische Informatik I Paul J. Kühn, Matthias Meyer Übung 3 Speicherhierarchie Inhaltsübersicht Aufgabe 3.1 Daten-Cache Aufgabe 3.2 Virtueller Speicher
Zwei Möglichkeiten die TLB zu aktualisieren
Zwei Möglichkeiten die TLB zu aktualisieren Die MMU kümmert sich um alles (Hardware-Lösung) sucht die p-entry wenn diese nicht da ist, behandelt direkt das TLB-miss zum Schluss wird die neue p-entry (virt
Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7)
Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) J. Zhang [email protected] Universität Hamburg AB Technische Aspekte Multimodaler Systeme
1 Aufgaben zu Wie funktioniert ein Computer?
71 1 Aufgaben zu Wie funktioniert ein Computer? Netzteil a) Welche Spannungen werden von PC-Netzteilen bereitgestellt? 3.3 V, 5 V, 12 V, -5 V, -12 V. b) Warum können PC-Netzteile hohe Leistungen liefern,
Quiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset.
Quiz Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset 32 Bit Adresse 31 3 29... 2 1 SS 212 Grundlagen der Rechnerarchitektur
Direkter Zugriff auf I/O-Ports bzw. CPU-Register
MAX-P- und P-Bibliotheken Direkter I/O-Zugriff 1 Direkter Zugriff auf I/O-Ports bzw. PU-Register Die auf dem X-MAX-1 verwendete PU AMD S400 bietet über die Standard-P- alität (486-kompatibel) hinaus eine
Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note:
Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 95 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel
Cache Blöcke und Offsets
Cache Blöcke und Offsets Ein Cache Eintrag speichert in der Regel gleich mehrere im Speicher aufeinander folgende Bytes. Grund: räumliche Lokalität wird wie folgt besser ausgenutzt: Bei Cache Miss gleich
UltraSPARC T2 Processor
UltraSPARC T2 Processor Vortrag im Rahmen des Seminars Ausgewählte Themen in Hardwareentwurf und Optik HWS07 Universität Mannheim Janusz Schinke Inhalt Überblick Core Crossbar L2 Cache Internes Netzwerk
5 Speicherverwaltung. bs-5.1 1
5 Speicherverwaltung bs-5.1 1 Pufferspeicher (cache) realer Speicher Primärspeicher/Arbeitsspeicher (memory) Sekundärspeicher/Hintergrundspeicher (backing store) (Tertiärspeicher/Archivspeicher) versus
Mikrocontroller Grundlagen. Markus Koch April 2011
Mikrocontroller Grundlagen Markus Koch April 2011 Übersicht Was ist ein Mikrocontroller Aufbau (CPU/RAM/ROM/Takt/Peripherie) Unterschied zum Mikroprozessor Unterschiede der Controllerarten Unterschiede
Computer-Architektur Ein Überblick
Computer-Architektur Ein Überblick Johann Blieberger Institut für Rechnergestützte Automation Computer-Architektur Ein Überblick p.1/27 Computer-Aufbau: Motherboard Computer-Architektur Ein Überblick p.2/27
Installationsvoraussetzungen
Installationsvoraussetzungen Betriebssysteme Der Cordaware bestinformed Infoserver kann auf folgenden Microsoft Betriebssystemen installiert werden: Windows 2000 Windows XP Windows Vista Windows 7 Windows
Übung zu Grundlagen der Betriebssysteme. 13. Übung 22.01.2012
Übung zu Grundlagen der Betriebssysteme 13. Übung 22.01.2012 Aufgabe 1 Fragmentierung Erläutern Sie den Unterschied zwischen interner und externer Fragmentierung! Als interne Fragmentierung oder Verschnitt
Memory Management. Peter Puschner Institut für Technische Informatik [email protected]
Memory Management Peter Puschner Institut für Technische Informatik [email protected] 1 Speicherverwaltung Effektive Aufteilung und Verwaltung des Arbeitsspeichers für BS und Programme Anforderungen
Klausur zur Mikroprozessortechnik
Prof. Dr. K. Wüst WS 2001 FH Gießen Friedberg, FB MNI Studiengang Informatik Klausur zur Mikroprozessortechnik Nachname: Vorname: Matrikelnummer: 7.3.2001 Punkteverteilung Aufgabe Punkte erreicht 1 3 2
Hyper-V Grundlagen der Virtualisierung
Grundlagen der Virtualisierung Was ist Virtualisierung? Eine Software-Technik, die mehrere Betriebssysteme gleichzeitig auf dem Rechner unabhängig voneinander betreibt. Eine Software-Technik, die Software
Switch 1 intern verbunden mit onboard NICs, Switch 2 mit Erweiterungs-NICs der Server 1..6
Zuordnung LAN-Verbindungen zu Server Ports und Ports Bei der Netzwerk-Einrichtung der Server im Modular System ist die Frage zu beantworten, welche LAN-Verbindung (gemäß Betriebssystembezeichnung) mit
Wie profitiert SAP MaxDB von SSD Technologie?
Wie profitiert SAP MaxDB von SSD Technologie? Direktor Software und Services SAP MaxDB InfoTage 2014 15.-25. September 2014 Purpose Agenda MaxDB ENTERPRISE EDITION Including Mobile DB Monitor MaxDB & SSD
Die Marvel, ein gedrosselter Supercomputer
Die Marvel, ein gedrosselter Supercomputer Warum ist die Marvel so schnell? Warum ist die Marvel so langsam? Erfahrungen mit dem Softwaresupport Warum ist die Marvel so schnell? Hardware Z.Cvetanovic,
(Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl ([email protected])
Übung zur Vorlesung Grundlagen Betriebssysteme und Systemsoftware (Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl ([email protected]) http://www11.in.tum.de/veranstaltungen/grundlagenbetriebssystemeundsystemsoftwarews1112
Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1
Microcontroller Kurs 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Was ist ein Microcontroller Wikipedia: A microcontroller (sometimes abbreviated µc, uc or MCU) is a small computer on a single integrated
1. Stellenwerte im Dualsystem
1. a) Definitionen Stellenwertsystem Ein Zahlensystem bei dem der Wert einer Ziffer innerhalb einer Ziffernfolge von ihrer Stelle abhängt, wird Stellenwertsystem genannt. Die Stellenwerte sind also ganzzahlige
CHARON-AXP Alpha Hardwarevirtualisierung
Alpha virtualisierung Nutzung von Softwareinvestitionen auf neuer plattform Jörg Streit, Reinhard Galler Inhalt: Alpha überblick Wozu Alpha? Prinzip der Produkte Performance Cluster Support Zusammenfassung
Technical Note 0102 Gateway
Technical Note 0102 Gateway MBus Zähler von Kamstrup auslesen - 1 - Inhaltsverzeichnis 1 Allgemeines... 3 1.1 Information... 3 1.2 Hinweis... 3 2 Gateway konfigurieren... 4 2.1 Kommunikationseinstellungen...
Technische Informatik 2 Adressierungsarten
Technische Informatik 2 Adressierungsarten Prof. Dr. Miroslaw Malek Sommersemester 2009 www.informatik.hu-berlin.de/rok/ca Thema heute X-Adressmaschine 0-Adressmaschine 1-Adressmaschine 2-Adressmaschine
Frage und Antworten zum Webcast: Virtual Server 2005 :
Frage und Antworten zum Webcast: Virtual Server 2005 : Frage: Läuft die Software nur unter Windows 2003 oder auch unter Windows 2000? Antwort: VS 2005 läuft nur unter Windows Server 2003 und Windows XP
Technische Informatik 2 Speichersysteme, Teil 3
Technische Informatik 2 Speichersysteme, Teil 3 Prof. Dr. Miroslaw Malek Sommersemester 2004 www.informatik.hu-berlin.de/rok/ca Thema heute Virtueller Speicher (Fortsetzung) Translation Lookaside Buffer
Protokollbeschreibung Modbus TCP für EMU TCP/IP Modul
Protokollbeschreibung Modbus TCP für EMU TCP/IP Modul Zweck: Dieses Protokollbeschreibung beschreibt den Aufbau des Modbus TCP Protokolls. Datei: EMU Professional Modbus TCP d Seite 1 von 15 Version 1.0
Zählen von Objekten einer bestimmten Klasse
Zählen von Objekten einer bestimmten Klasse Ziel, Inhalt Zur Übung versuchen wir eine Klasse zu schreiben, mit der es möglich ist Objekte einer bestimmten Klasse zu zählen. Wir werden den ++ und den --
INDEX. Netzwerk Überblick. Benötigte Komponenten für: Windows Server 2008. Windows Server 2008 R2. Windows Server 2012
INDEX Netzwerk Überblick Benötigte Komponenten für: Windows Server 2008 Windows Server 2008 R2 Windows Server 2012 Windows SQL Server 2008 (32 Bit & 64 Bit) Windows SQL Server 2012 Client Voraussetzungen
Konzepte von Betriebssystemkomponenten Disk-Caches und Dateizugriff
Konzepte von Betriebssystemkomponenten Disk-Caches und Dateizugriff von Athanasia Kaisa Grundzüge eines Zwischenspeichers Verschiedene Arten von Zwischenspeicher Plattenzwischenspeicher in LINUX Dateizugriff
Architektur Verteilter Systeme Teil 2: Prozesse und Threads
Architektur Verteilter Systeme Teil 2: Prozesse und Threads 21.10.15 1 Übersicht Prozess Thread Scheduler Time Sharing 2 Begriff Prozess und Thread I Prozess = Sequentiell ablaufendes Programm Thread =
Systemvoraussetzungen
Systemvoraussetzungen INDEX Netzwerk Überblick Benötigte n für: Windows Server 2008 Windows Server 2008 R2 Windows Server 2012 Windows SQL Server 2008 (32 Bit & 64 Bit) Windows SQL Server 2012 Client Voraussetzungen
Betriebssysteme. Dipl.-Ing.(FH) Volker Schepper
Speicherverwaltung Real Mode Nach jedem starten eines PC befindet sich jeder x86 (8086, 80386, Pentium, AMD) CPU im sogenannten Real Mode. Datenregister (16Bit) Adressregister (20Bit) Dadurch lassen sich
MS SQL Server: Index Management. Stephan Arenswald 10. Juli 2008
MS SQL Server: Index Management Stephan Arenswald 10. Juli 2008 Agenda 1. Einführung 2. Grundlagen Tabellen 3. Grundlagen Indexe 4. Indextypen 5. Index-Erstellung 6. Indexe und Constraints 7. Und Weiter...?
Cache Grundlagen. Schreibender Cache Zugriff. SS 2012 Grundlagen der Rechnerarchitektur Speicher 22
Cache Grundlagen Schreibender Cache Zugriff SS 212 Grundlagen der Rechnerarchitektur Speicher 22 Eine einfache Strategie Schreibt man nur in den Cache, werden Cache und darunter liegender Speicher inkonsistent.
Professionelle Seminare im Bereich MS-Office
Der Name BEREICH.VERSCHIEBEN() ist etwas unglücklich gewählt. Man kann mit der Funktion Bereiche zwar verschieben, man kann Bereiche aber auch verkleinern oder vergrößern. Besser wäre es, die Funktion
Anlegen eines SendAs/RecieveAs Benutzer unter Exchange 2003, 2007 und 2010
1 von 6 Anlegen eines SendAs/RecieveAs Benutzer unter Exchange 2003, 2007 und 2010 ci solution GmbH 2010 Whitepaper Draft Anleitung Deutsch Verfasser: ci solution GmbH 2010 Manfred Büttner 16. September
Anleitung zur Nutzung des SharePort Utility
Anleitung zur Nutzung des SharePort Utility Um die am USB Port des Routers angeschlossenen Geräte wie Drucker, Speicherstick oder Festplatte am Rechner zu nutzen, muss das SharePort Utility auf jedem Rechner
Computergruppe Heimerdingen Basiskurs. Karlheinz Wanja & Richard Zeitler
Computergruppe Heimerdingen Basiskurs Karlheinz Wanja & Richard Zeitler Dateiverwaltung (im Haushalt) 2 Dateiverwaltung (im Computer) Speichermedien 1.) Festplatte 2.) Externe Medien Externe Festplatte
7. Speicherverwaltung
7. Speicherverwaltung Ziele Zuteilung des Arbeitsspeicher Abbildung der symbolischen Adresse auf die physikalische Adresse Adress-Transformation Symbolische Adresse verschiebbare Adresse physikalische
Preise und Leistungen Dynamic Computing Services
Preise und Leistungen Dynamic Computing Services Alle Preise in CHF exkl. MwSt. beim Bezug während 30 Tagen. Die effektive Verrechnung findet auf Tagesbasis statt, unabhängig von der Nutzungsdauer während
Wie groß ist die Page Table?
Wie groß ist die Page Table? Im vorigen (typischen) Beispiel verwenden wir 20 Bits zum indizieren der Page Table. Typischerweise spendiert man 32 Bits pro Tabellen Zeile (im Vorigen Beispiel brauchten
Teil VIII Von Neumann Rechner 1
Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only
Technische Informatik II Wintersemester 2002/03 Sommersemester 2001. Heiko Holtkamp [email protected]
Technische Informatik II Wintersemester 2002/03 Sommersemester 2001 Heiko Holtkamp [email protected] Speicher ist eine wichtige Ressource, die sorgfältig verwaltet werden muss. In der Vorlesung
Leistungsstarke Enterprise Apps. Für Menschen erdacht. Für Veränderungen entwickelt.
Plattform, Apps und App-Entwicklung Onit Apps für Ihr Unternehmen App [ap] Nomen Computer, informell 1. Anwendung (in der Regel ein kleines spezialisiertes Programm), die auf Mobilgeräte heruntergeladen
Speichernetze (Storage Area Networks, SANs)
Speichernetze (Storage Area Networks, SANs) Hochschule für Zürich MAS Informatik, Verteilte Systeme 22.9.2010 Outline 1 2 I/O en Prinzipschema serverzentrierte Architektur Disk Disk Disk Disk Disk Disk
Konfiguration Firewall (Zyxel Zywall 10) (von Gruppe Schraubenmeier)
Konfiguration Firewall (Zyxel Zywall 10) (von Gruppe Schraubenmeier) Firewall über Seriellen Anschluss mit Computer verbinden und Netzteil anschliessen. Programm Hyper Terminal (Windows unter Start Programme
Speicher Virtuelle Speicherverwaltung. Speicherverwaltung
Speicherverwaltung Die Speicherverwaltung ist derjenige Teil eines Betriebssystems, der einen effizienten und komfortablen Zugriff auf den physikalischen Arbeitsspeicher eines Computer ermöglicht. Je nach
beronet technisches Training
beronet technisches Training Notwendige Schritte auf dem Weg zum beronet Partner: Konfiguration eines beronet Gateways Senden eines Traces eines aktiven Anrufes an [email protected] Registrierung und
Abituraufgabe zur Stochastik, Hessen 2009, Grundkurs (TR)
Abituraufgabe zur Stochastik, Hessen 2009, Grundkurs (TR) Eine Firma stellt USB-Sticks her. Sie werden in der Fabrik ungeprüft in Packungen zu je 20 Stück verpackt und an Händler ausgeliefert. 1 Ein Händler
4D Server v12 64-bit Version BETA VERSION
4D Server v12 64-bit Version BETA VERSION 4D Server v12 unterstützt jetzt das Windows 64-bit Betriebssystem. Hauptvorteil der 64-bit Technologie ist die rundum verbesserte Performance der Anwendungen und
Einführung in IP, ARP, Routing. Wap WS02/03 Ploner, Zaunbauer
Einführung in IP, ARP, Routing Wap WS02/03 Ploner, Zaunbauer - 1 - Netzwerkkomponenten o Layer 3 o Router o Layer 2 o Bridge, Switch o Layer1 o Repeater o Hub - 2 - Layer 3 Adressierung Anforderungen o
Avira Security Management Center 2.6
Avira Security Management Center 2.6 Automatischer Import von Rechnern in Kombination mit der automatischen Produktinstallation: Support April 2011 www.avira.de Irrtümer und technische Änderungen vorbehalten
Allgemeine Anleitung Treiber für CP2102
Allg. Anleitungen CP2102 Seite 1 / 12 Allgemeine Anleitung Treiber für CP2102 Inhaltsverzeichnis 1 ALLGEMEINES ZUM USB-UART-UMSETZER (CP2102)...3 2 ERSTELLEN EIGENER USB-TREIBER...3 3 ÄNDERN DER PRODUCT-ID...7
Lehrer: Einschreibemethoden
Lehrer: Einschreibemethoden Einschreibemethoden Für die Einschreibung in Ihren Kurs gibt es unterschiedliche Methoden. Sie können die Schüler über die Liste eingeschriebene Nutzer Ihrem Kurs zuweisen oder
Internet Explorer Version 6
Internet Explorer Version 6 Java Runtime Ist Java Runtime nicht installiert, öffnet sich ein PopUp-Fenster, welches auf das benötigte Plugin aufmerksam macht. Nach Klicken auf die OK-Taste im PopUp-Fenster
Perceptive Document Composition
Systemvoraussetzungen Version: 6.0.1 Erstellt von Product Knowledge, R&D Datum August 2015 Inhalt Perceptive Document Composition Systemvoraussetzungen... 3 Perceptive Document Composition WebClient Systemvoraussetzungen...
MULTI-TIER RECHENZENTRUM - EIN DESIGN DER ZUKUNFT? Patrick Pulvermüller
MULTI-TIER RECHENZENTRUM - EIN DESIGN DER ZUKUNFT? eco Kongress 2009 - Köln Patrick Pulvermüller DIE HOST EUROPE GMBH Größter Anbieter von standardisierten Managed Hosting- Lösungen in Deutschland Zweitgrößter
Installationsanleitung für das KKL bzw. AGV4000 Interface
Installationsanleitung für das KKL bzw. AGV4000 Interface Diese Anleitung ist unter Windows XP erstellt worden, ist aber auch übertragbar auf Windows 2000/ Vista / Windows 7. Je nach Einstellungen des
1 Einleitung. Lernziele. automatische Antworten bei Abwesenheit senden. Einstellungen für automatische Antworten Lerndauer. 4 Minuten.
1 Einleitung Lernziele automatische Antworten bei Abwesenheit senden Einstellungen für automatische Antworten Lerndauer 4 Minuten Seite 1 von 18 2 Antworten bei Abwesenheit senden» Outlook kann während
MSXFORUM - Exchange Server 2003 > SMTP Konfiguration von Exchange 2003
Page 1 of 8 SMTP Konfiguration von Exchange 2003 Kategorie : Exchange Server 2003 Veröffentlicht von webmaster am 25.02.2005 SMTP steht für Simple Mail Transport Protocol, welches ein Protokoll ist, womit
Über uns. HostByYou Unternehmergesellschaft (haftungsbeschränkt), Ostrastasse 1, 40667 Meerbusch, Tel. 02132 979 2506-0, Fax.
Ostrastasse 1, 40667 Meerbusch, Tel. 02132 979 2506-0, Fax. 02132 979 2506-9 Über uns Mit innovativen Technologien und exzellenten Leistungen bietet das Unternehmen HostByYou seit Jahren weltweit professionelle
Einführung in die Systemprogrammierung
Einführung in die Systemprogrammierung Speedup: Grundlagen der Performanz Prof. Dr. Christoph Reichenbach Fachbereich 12 / Institut für Informatik 30. April 2015 Eine Aufgabe aus der Praxis Gegeben ein
Software Defined Networking. und seine Anwendbarkeit für die Steuerung von Videodaten im Internet
und seine Anwendbarkeit für die Steuerung von Videodaten im Internet FACHBEREICH FB5 Stefan Königs ISE Seminar 22.10.2012 1 Agenda o Einführung o Software Defined Networking o Ansatz/Prinzip o o Vergleich
Benutzerkonto unter Windows 2000
Jeder Benutzer, der an einem Windows 2000 PC arbeiten möchte, braucht dazu ein Benutzerkonto. Je nach Organisation des Netzwerkes, existiert dieses Benutzerkonto auf der lokalen Workstation oder im Active
Installation LehrerConsole (für Version 6.2)
Dr. Kaiser Systemhaus GmbH Köpenicker Straße 325 12555 Berlin Telefon: (0 30) 65 76 22 36 Telefax: (0 30) 65 76 22 38 E-Mail: [email protected] Internet: www.dr-kaiser.de Installation LehrerConsole (für
BERNINA ArtLink 6 Installationsanleitung der Sticksoftware
BERNINA ArtLink 6 Installationsanleitung der Sticksoftware System Voraussetzungen PC Software für Microsoft Windows XP * / Windows Vista * / Windows 7* Prozessor Single Core 1 GHz oder höher (ev. Pentium
Technical Note 0201 Gateway
Technical Note 0201 Gateway WDGA Drehgeber mit CANopen an Profibus DP - 1 - Inhaltsverzeichnis 1 Allgemeines... 3 1.1 Information... 3 1.2 Hinweis... 3 2 Gateway konfigurieren... 4 2.1 Kommunikationseinstellungen...
Dokumentation (Handbuch Galileo-Auszug) Kundenbenachrichtigung
Dokumentation (Handbuch Galileo-Auszug) Kundenbenachrichtigung 1 Kunden-Benachrichtigung...2 1.1 Ablauf der Benachrichtigung 3 1.1.1 SMS 4 1.1.2 E-Mail 4 1.1.3 Post 5 1.1.4 Telefon 6 Diese Kurzdoku ist
WARENWIRT- SCHAFT UND ERP BERATUNG Mehr Sicherheit für Ihre Entscheidung
WARENWIRT- SCHAFT UND ERP BERATUNG Mehr Sicherheit für Ihre Entscheidung IT-SERVICE Warenwirtschaft (WaWi) und Enterprise Resource Planning (ERP) WaWi und ERP Beratung Kunden erfolgreich beraten und während
Win-Digipet V 9.2 Premium Edition Wie bastele ich mir steuerbare Kontakte. Wie bastele ich mir steuerbare Kontakte? -Quick-And-Dirty-Lösung-
? -Quick-And-Dirty-Lösung- Vorwort Nach Anfragen aus dem Win-Digipet-Forum möchte ich folgende Quick-And-Dirty-Lösung vorstellen mit der man sich mal eben virtuelle Kontakte erstellen kann. Vorweg muß
Systemanforderungen für MSI-Reifen Release 7
Systemvoraussetzung [Server] Microsoft Windows Server 2000/2003/2008* 32/64 Bit (*nicht Windows Web Server 2008) oder Microsoft Windows Small Business Server 2003/2008 Standard od. Premium (bis 75 User/Geräte)
Systemvoraussetzungen Stand 12-2013
Unterstützte Plattformen und Systemvoraussetzungen für KARTHAGO 2000 / JUDIKAT a) Unterstützte Plattformen Windows XP Home/Pro SP3 x86 Windows Vista SP2 x86 Windows 7 SP1 (x86/ x64) Windows 8 (x86/ x64)
Neues in Hyper-V Version 2
Michael Korp Technical Evangelist Microsoft Deutschland GmbH http://blogs.technet.com/mkorp Neues in Hyper-V Version 2 - Virtualisieren auf die moderne Art - Windows Server 2008 R2 Hyper-V Robust Basis:
How-to: Webserver NAT. Securepoint Security System Version 2007nx
Securepoint Security System Inhaltsverzeichnis Webserver NAT... 3 1 Konfiguration einer Webserver NAT... 4 1.1 Einrichten von Netzwerkobjekten... 4 1.2 Erstellen von Firewall-Regeln... 6 Seite 2 Webserver
Betriebssysteme K_Kap11B: Files, Filesysteme Datenstrukturen
Betriebssysteme K_Kap11B: Files, Filesysteme Datenstrukturen 1 Files als lineare Liste File angeordnet als verkette Liste von Blöcken Jeder Block enthält Zeiger zum Nachfolger Zeiger = Adresse des Blocks
Agile Vorgehensmodelle in der Softwareentwicklung: Scrum
C A R L V O N O S S I E T Z K Y Agile Vorgehensmodelle in der Softwareentwicklung: Scrum Johannes Diemke Vortrag im Rahmen der Projektgruppe Oldenburger Robot Soccer Team im Wintersemester 2009/2010 Was
Einrichtung des Cisco VPN Clients (IPSEC) in Windows7
Einrichtung des Cisco VPN Clients (IPSEC) in Windows7 Diese Verbindung muss einmalig eingerichtet werden und wird benötigt, um den Zugriff vom privaten Rechner oder der Workstation im Home Office über
Beschrieb mobiler Schulungsraum
Beschrieb mobiler Schulungsraum PFI AG Fon +41 71 313 86 10 Hotline +41 71 313 86 13 Fax +41 71 313 86 15 Mövenstrasse 4 CH-9015 St.Gallen www.pfi.ch Inhalt 1 Grundsätzliches... 3 1.1 Zweck... 3 1.2 Ausstattung...
ONE Technologies AluDISC 3.0
ONE Technologies AluDISC 3.0 SuperSpeed Desktop Kit USB 3.0 Externe 3.5 Festplatte mit PCIe Controller Karte Benutzerhandbuch Inhaltsverzeichnis: I. Packungsinhalt II. Eigenschaften III. Technische Spezifikationen
BERNINA ArtLink V7.0N Installationsanleitung der Sticksoftware
BERNINA ArtLink V7.0N Installationsanleitung der Sticksoftware System Voraussetzungen PC Software für Microsoft Windows XP * / Windows Vista * / Windows 7* / Windows 8 / Windows 8.1 Prozessor Single Core
Dynamic Ressource Management
best Open Systems Day Fall 2006 Dynamic Ressource Management Unterföhring Marco Kühn best Systeme GmbH [email protected] Agenda Überblick Dynamic Resource Pools und FSS Dynamic Resource Memory RCAP Oracle
SYSTEM REQUIREMENTS. 8MAN v4.5.x
SYSTEM REQUIREMENTS 8MAN v4.5.x 2 HAFTUNGSAUSSCHLUSS Die in diesem Handbuch gemachten Angaben können sich jederzeit ohne vorherige Ankündigung ändern und gelten als nicht rechtsverbindlich. Die beschriebene
Kurzanleitung OOVS. Reseller Interface. Allgemein
Kurzanleitung OOVS Reseller Interface Allgemein Durch die Einführung des neuen Interfaces hat sich für Reseller von Syswebcom etwas geändert. Die Struktur der Kundenverwaltung ist einprägsamer, wenn man
Anlegen eines virtuellen http Server unter Exchange 2003 mittels HOSTNAME
1 von 14 Anlegen eines virtuellen http Server unter Exchange 2003 mittels HOSTNAME ci solution GmbH 2007 Whitepaper Draft Anleitung Deutsch Verfasser: ci solution GmbH 2007 Manfred Büttner 28. Juli 2009
Systemanforderungen Verlage & Akzidenzdruck
OneVision Software AG Inhalt Asura 9.5, Asura Pro 9.5, Garda 5.0...2 PlugBALANCEin 6.5, PlugCROPin 6.5, PlugFITin 6.5, PlugRECOMPOSEin 6.5, PlugSPOTin 6.5,...2 PlugTEXTin 6.5, PlugINKSAVEin 6.5, PlugWEBin