Zwei Möglichkeiten die TLB zu aktualisieren

Transkript

1 Zwei Möglichkeiten die TLB zu aktualisieren Die MMU kümmert sich um alles (Hardware-Lösung) sucht die p-entry wenn diese nicht da ist, behandelt direkt das TLB-miss zum Schluss wird die neue p-entry (virt phys mapping) in der in das TLB eingetragen Die TLB wird direkt vom Betriebssystem verwaltet (Software-Lösung) ein TLB-miss verursacht ein Trap und wird vom Betriebssystem behandelt Das Betriebssystem sucht und ladet die neue p-entry ins TLB 49

2 Was passiert, wenn ein Prozess gestartet wird? Prozess (p) = n Seiten if at least n frames in VM available allocate n frames for p load one page of p in main memory put the entry on the page table of p else??????? Es gibt meistens eine Seitentabelle pro Prozess 50

3 Speicherschutz valid-invalid bit Mit Hilfe eines Bits pro Frame wird Speicherschutz gewährleistet valid = gültiger Speicherzugriff, weil die Adresse im Prozess- Adressraum ist invalid = die Adresse ist nicht im Prozess-Adressraum Seitengröße = 2048 Frame- Nummer Valid-invalid- Bit 0 1 Seite 0 Seite Seite 0 Seite 1 Seite 2 Seite 3 Seite v 2 v 3 v 5 v 6 v 0 i Seite 1 Seite 2 Seite 3 Seite i 7 0 i Seitentabelle address-space identifiers (ASIDs)

4 Verwendung gemeinsamer Seiten (pages) - Besonders gut geeignet für Timesharing-Systeme - Seiten von gemeinsamen Programmen wie zb - Windows-System - Datenbank-Systeme, - IPC - Texteditoren - Übersetzer, usw - müssen immer im gleichen Speicherbereich stehen - Privater Programmkode und Daten - kann in beliebigem Speicherbereich stehen 52

5 Verwendung gemeinsamer Seiten (pages) Editor 1 Editor 2 Editor 3 Daten 1 Prozess P 1 Editor 1 Editor 2 Editor 3 Daten 3 Seitentabelle von P Seitentabelle von P Editor 1 Editor 2 Editor 3 Daten 2 Prozess P 2 Seitentabelle von P Daten 1 Daten 3 Editor 1 Editor 2 Editor 3 Daten 2 physikalischer Speicher Prozess P 3

6 Verwendung gemeinsamer Seiten (pages) Stapel Stapel gemeinsame Bibliotheken gemeinsame Bibliotheken gemeinsame Bibliotheken Heap Data Code Heap Data Code Seiten von gemeinsamen Bibliotheken 54

7 Struktur von Seitentabellen Programme werden ständig größer und entsprechend die Seitentabellen auch Die meisten modernen Rechner stellen einen sehr großen logischen Adressraum zur Verfügung ( bis ) Wie viele Seiten? GB 4KB = 1,048,576 Seiten Es gibt drei Lösungen: - Die Seitentabellen selber werden in Seiten (pages) geteilt - Hashtabellen werden verwendet - invertierte Seitentabellen (inverted page table) 55

8 Hierarchische Seitentabellen Moderne Rechner arbeiten mit einem Adressraum zwischen 2 32 und 2 64 Beispiel Mit einem Adressraum = 2 32 Seitengröße = 4 KB = 2 12 Tabellengröße = 2 20 Einträge Wenn ein Tabelleneintrag = PTE = 4 Bytes Seitentabelle = 4 MB 100 Prozesse = 400 MB nur für die Seitentabellen! zu groß! 56

9 Hierarchische Seitentabellen Die Seitentabellen selber werden in Seiten geteilt Seitentabelle Seite der Seitentabelle Seitentabelle Speicher Bildquelle: Silverschatz, Galvin und Gagne

10 Hierarchische Seitentabellen Seitentabellen 0 1 page table # 2 page frame # Seitentabelle der Seitentabelle physikalischer Adresse frame # d frame # + d p 1 p 2 d logische Adresse physikalischer Speicher 58

11 Beispiel einer zweistufigen Seitenhierarchie Eine logische Adresse mit 32 Bits wird wie folgt geteilt : 22 Bits für die Seitennummer 10 Bits für die Verschiebung (Page Offset) Die Seitentabelle selber ist geteilt: 12 Bits Seitennummer in der Seitentabelle 10 Bits Seiten-Offset innerhalb der Seitentabelle Eine logische Adresse sieht wie folgt aus: page number page offset p 1 p 2 d wo p 1 der Index in der ersten Seitentabelle und p 2 die Verschiebung innerhalb der Seite der äußeren Seitentabelle ist 59

12 Beispiel einer zweistufigen Seitenhierarchie p 1 p 2 d p 1 Seitentabelle der Seitentabelle + p 2 + d Seitentabelle 60

13 CPU p 1 p 2 d Beispiel einer zweistufigen Seitenhierarchie p 1 TLB miss + p 1 p 2 f p 2 + d + TLB hit TLB 61

14 2 32 4KB 4KB Seitengroße Eine gute Teilung ist: p 1 p 2 d Beispiel einer dreistufigen Seitenhierarchie ab 2 64 schlecht! besser noch zu groß! 62

15 Seitentabellen mit Hilfe von Hash-Funktionen Werden oft verwendet mit Adressräumen größer als 32 Bits Eine logische Seitennummer wird mit Hilfe einer Hash-Funktion in der Seitentabelle abgebildet An dieser Position der Tabelle hängt eine verkettete Liste von Elementen, die zur selben Seitennummer abgebildet werden Die logische Seitennummer wird dann mit den Elementen der Liste verglichen Wenn die Seitennummer in der Liste ist, wird die entsprechende Frame-Nummer gewählt 63

16 Seitentabellen mit Hilfe von Hash-Funktionen logische Adresse p d r d physikalische Adresse Hashtabelle Hash- Funktion q s p r t u NULL physikalischer Speicher

17 Inverted Page Table Nur eine Seitentabelle existiert für das gesamte System Einen Speichereintrag für jede reale Speicherseite Die Prozess ID wird in die Tabelle gespeichert Es wird insgesamt weniger Speicherplatz für die Prozesstabellen verbraucht, aber die Zeit zum Suchen in der Tabelle wird größer Eine Hashtabelle wird verwendet, um die Suche zu beschleunigen Beispiele: 64-Bit UltraSPARC und PowerPC 65

18 Invertierte Seitentabelle CPU Logische Adresse pid p d i d physikalische Adresse physikalischer Speicher Suche i pid p Seitentabelle 66

19 Invertierte Seitentabelle CPU Logische Adresse pid p d j Verkettung d physikalische Adresse physikalischer Speicher Hash- Funktion p pid j Seitentabelle 67

20 Was ist die beste Seitengröße? Kleine Seiten kleine interne Fragmente, aber große Seitentabellen Nehmen wir an: Große Seiten große interne Fragmente, aber kleine Seitentabellen p = Länge des logischen Adressraums des Prozesses und s = Seitenlänge Dann ist p/s = Länge der Seitentabelle s/2 = mittlere Größe des internen Fragments (nur in der letzten Seite) Der relative Speicherverlust V ist V = (p/s + s/2)/p Daraus folgt durch Minimierung: Optimale Seitengröße = 2 p 68

21 Page Table Entries (PTEs) Mikroprozessor-Architektur abhängig V Valid-Bit Befindet sich die Seite im Hauptspeicher? M Modify-Bit Ist die Seite verändert worden? R Reference-Bit Ist die Seite verwendet worden (read/written) prot Protection-Bits Ist die Seite lesbar, veränderbar oder ausführbar? page frame number Physikalische Adresse im Hauptspeicher (RAM) 69

22 Segmentierung Segmentierung ist ein Speicherverwaltungsschema, das die logische Sichtweise des Benutzers unterstützt Programme werden in logische Segmente geteilt Beispiel: Hauptprogramm Funktion Methode Objekte lokale + globale Variablen Datenstrukturen Standard C-Bibliothek usw 70

23 Programm aus der Sichtweise eines Benutzers Hauptprogramm Stapel Symboltabelle Standard Bibliothek Funktion 1 Objekt 2 logischer Adressraum 71

24 Segmentierung aus einer logischen Benutzersichtweise Benutzer-Adressraum Physikalischer Adressraum 72

25 Segmentierung aus logischer Benutzersichtweise Eine logische Adresse ist ein zweistelliges Tupel: <Seitennummer, Offset> Segmenttabelle Jeder Segmenttabelleneintrag hat: Base = Start der physikalischen Adresse des Segments im Speicher Grenze = Größe des Segments Segment Table Base Register (STBR) = Zeiger auf die Segmenttabelle des Speichers Segment Table Length Register (STLR) =Anzahl der Segmente, die im Programm verwendet werden Eine Segmentnummer s ist legal, wenn s < STLR 73

26 Speicherschutz Jeder Segmenteintrag in der Tabelle hat: validation bit = 0 illegales Segment read/write/execute Zugriffsrechte Die Segmente haben Schutzbits Gemeinsame Codeverwendung auf Segment-Ebene Weil Segmente verschiedene Größen haben, ist dynamische Speicherallokation ein Problem 74

27 Hardwareunterstützung für Segmentierung s limit base Segmenttabelle physikalischer Speicher CPU s d < ja nein + Speicherzugriff Ausnahmefehler (trap) 75

28 Hardwareunterstützung für Segmentierung Hauptprogramm physikalischer Speicher Segment 0 Stapel Objekt 2 Segment 2 Symboltabelle Segment 1 Funktion 1 Standard Bibliothe k limit base Segmenttabelle Segment 0 Segment 1 Segment 2 logischer Adressraum 76

29 Das Intel-Pentium Die Hardware-Architektur des Intel-Pentium-CPU unterstützt pure Segmentierung oder Segmentierung kombiniert mit Paging Pentium Segmentierung - Segmente können bis zum 4 GB groß sein - Ein Prozess kann maximal 16 Segmente haben - Der Speicherraum des Prozesses hat zwei Partitionen - Erste Partition: private Segmente des Prozesses - Zweite Partition: gemeinsame Segmente für alle Prozesse - Information über die Partitionen: - local descriptor table LDT (Tabelle der ersten Partition) - global descriptor table GDT (Tabelle der zweiten Partition) 77

30 selector Pentium-Segmentierung segment number g 13 2 protection 0 = das Segment ist in GDT 1 = das Segment ist in LDT offset Von logischer in physikalische Adresse Physikalischer Speicher CPU logische Adresse segmentation unit lineare Adresse paging unit physikalische Adresse

31 Pentium Paging-Architektur Die Pentium-Architektur erlaubt zwei verschiedene Seitengrößen (4 KB oder 4 MB) Bei 4 KB-Seitengröße wird ein zweistufiges Seitenschema verwendet Seitennummer Dir Page offset 12 Jeder Prozess hat ein Seitenverzeichnis, das aus Bits-Einträgen besteht Jeder Eintrag in diesem Verzeichnis zeigt auf eine Seitentabelle, die wiederum aus Bits-Einträgen besteht 79

32 Pentium Segment- und Paging-Architektur logische Adresse selector offset descriptor table segment descriptor + Dir Page lineare Adresse Offset selektiertes Wort Dir Page 4 KB page Offset Seitenverzeichnis Seitentabelle Seitenrahmen

33 Pentium Segment- und Paging-Architektur logische Adresse selector offset descriptor table segment descriptor + page directory lineare Adresse offset selektiertes Wort Dir 4 MB page Offset Seitenverzeichnis Seitenrahmen

34 Linux in Pentium-Systemen Linux hat eine minimale Segmentierung-Unterstützung Nur 6 Segmente - kernel code - kernel data - user code - user data - task-state segment (TSS) - default LDT segment Dreistufige Seitentabelle in Linux Globales Verzeichnis Mittleres Verzeichnis Seitentabelle Offset

35 Dreistufige Seitenadressierung im Linux a + a + +