3 Schnittstelle zum Betriebssystem 3.1 Einleitung

Transkript

1 3.1 Einleitung 1 Anbindung zum Betriebssystem (BS) Aufgaben BS Schnittstelle zur Hardware Sicherstellung des Betriebs mit Peripherie Dienste erfüllen für Benutzung Rechner Dateiverwaltung (Kopieren, Verwalten,.) Speicherverwaltung (s. Kap. 3.2 ff) Prozessverwaltung Prozess: laufendes Programm + Zusatzinformation (CC, PC, Speicher, Register, E/A-Status) Schutzmechanismen bereitstellen Z.B. Mehrbenutzerbetrieb, Fehler im Programm Und noch viel mehr. (s. dann Systemprogrammierung) Wichtig für RA: Schnittstelle zur Hardware

2 3.1 Einleitung Komplexität beherrschen durch Gliederung in Schichten Allgemeines Prinzip in der Informatik Betriebssystemmaschine Betriebssystem Befehlssatz-Architektur Mikroprogramme Hardware-Architektur Hardware 2

3 3.1 Einleitung Neue Befehle des Betriebssystems Systemaufrufe (system calls) Aktiviert vordefinierten Betriebssystemdienst Z.B. Daten aus einer Datei lesen Implementierbar über Mikroprogramm Vorsicht! (siehe Bild vorher) Mikroprogramm über Assembler nach wie vor direkt aufrufbar Speicherverwaltung im Fokus bei RA Konzept virtueller Speicher Schutzmechanismen (Speicherverwaltungseinheit Memory Management Unit (MMU)) 3

4 3.2 Speicherverwaltung Memory Management Virtueller Speicher Frühe Tage der EDV Speicher war knapp Im Prinzip nichts geändert (Speicher immer knapp) Programme zu groß Zerlegen in sog. Überlagerungsprogramme (Overlays) Overlays auf Sekundärspeicher Programmierer eigenverantwortlich für die Verwaltung Overlays Explizit ablegen Explizit einlesen 4

5 3.2 Speicherverwaltung Memory Management Grundlegendes Konzept Trennung in Adressraum Speicherraum (Speicherstellen) virtuell physikalisch Adressraum Adresse Abbildung 4K- Hauptspeicher

6 3.2.1 Paging Annahme: Programm verzweigt auf Adresse zwischen 8192 und 12287? Inhalt Arbeitsspeicher auf Platte speichern Overlay (Seite) mit Worten von 8192 bis suchen Overlay (Seite) in Hauptspeicher laden Adresszuordnungen auf ändern Programausführung fortsetzen 6

7 3.2.1 Paging Automatisches Ein-/Auslagern von Overlays Seitenauslagerung (Paging) Von Festplatte gelesene Programm-(Daten)blöcke Seiten (Pages) 7 Adressraum, auf die Programm verweisen kann virtueller Adressraum (Virtual Adress Space) Die real fest verdrahteten Speicheradressen physikalischer Adressraum (Physical Adress Space) Abbildung virtuelle in physikalische Adresse Speicherabbildung (Memory Mapping) realisiert über Seitentabelle (Page Table)

8 3.2 Speicherverwaltung Memory Management Ziel: für Programmierer völlig transparent Illusion eines im Prinzip beliebig großen, linear adressierbaren Hauptspeichers (z.b. von 0 ab aufwärts) Seitenein-/auslagerung geschieht im Hintergrund Hardware-Unterstützung dafür notwendig 8

9 3.2.1 Paging Praktische Implementierung Paging Virtueller Adressraum hat in der Regel Obergrenze Eingeteilt in Seiten gleicher Größe Größen von 512 Byte 64 KB pro Seite Immer 2er Potenz Hauptspeicher mehr als nur eine Seite Vorgesehener Platz für Aufnahme Seite Seitenrahmen (Page frames) 9

10 3.2.1 Paging Speicherverwaltungseinheit MMU Speicher versteht nur physikalische Adressen Übersetzung virtuell -> physikalisch Übersetzung baut beim Paging auf Seitentabellen auf (a) (b) 10

11 3.2.1 Paging Ermittlung physikalischer Adresse 11

12 3.2.1 Paging Virtuelle Adresse wird zerlegt in Seitennummer und Offset Seitennummer abbilden auf Nummer Seitenrahmen Realisiert über Seitentabelle Offset zeigt in den Seitenrahmen Im Beispiel Offset 12 Bit breit, da Seitenrahmen 4 KB groß Present-/Absent-Bit Ist Seite im physikalischen Speicher? 12

13 3.2.1 Paging Seitenanforderung (Demand paging) # (Anzahl) Seitenrahmen < # virtuelle Seiten Analoge Situation wie bei Cache (Cacheblock Hauptspeicherblock) Virtuelle Seite nicht in einem Seitenrahmen Seitenfehler (Page fault) Tritt Seitenfehler auf BS muss angeforderte Seite auf Platte suchen und lesen Passenden Eintrag in Seitentabelle suchen Entsprechenden Eintrag in Seitentabelle durchführen Diese Betriebsart nennt man Demand Paging 13

14 3.2.1 Paging Seitenersetzung (s. später auch Swapping) Algorithmus zur Auswahl einer auszulagernden Seite Ziel: finde die Seite, deren Referenz am meisten in der Zukunft liegt Zufällig Nicht unbedingt die beste Wahl FIFO (First-In First-Out) Die jeweils zuerst geladene Seite wird wieder entfernt LRU (Least Recently Used) Weit verbreiteter Algorithmus Strategien benötigen Zähler pro Seitenrahmen 14

15 3.2.1 Paging Vorsicht LRU kann in eine Falle führen Beispiel 15 Programme, die ständig Seitenfehler verursachen führen zum so genannten Thrashing

16 3.2.1 Paging Interne Fragmentierung Programme und Daten gerade Vielfaches der Seitengröße keine Platzverschwendung Wird i.d.r. nicht der Fall sein Folglich: Verschnitt Verschwendete Bytes: Interne Fragmentierung Beispielrechnung: Bytes benötigt: 4 K Byte Größe Seitenrahmen Rechnung Tafel Besser kleine oder große Seitenrahmen bzgl. interner Fragmentierung? 16

17 3.2.2 Segmentierung bisher Paging: eindimensionaler virtueller Adressraum Vorteilhafter: mehrere virtuelle Adressräume Motivation warum mehrere Adressräume flexibler Dynamischer Zuwachs von Daten Beispiel Compilerlauf Speicherbedarf nimmt ständig zu für Symboltabelle (verwalten Variablen) Speicher für Aufnahme Quelltext Für Konstantentabelle Für Syntaxbaum 17 Speicherbedarf schrumpft und wächst abwechselnd für benutzten Stack aufgrund von Prozeduraufrufen des Compilers

18 3.2.2 Segmentierung Situation bei eindimensionalen virtuellen Adressraum 18 Programmierer wäre gezwungen Tabellen zu verwalten

19 3.2.2 Segmentierung Bessere Lösung: mehrere vollkommen unabhängig voneinander vorhandene Adressräume so genannte Segmente 19

20 3.2.2 Segmentierung Vorteil Segmente: Können unabhängig wachsen und schrumpfen Unterstützen Modularisierung bei der Programmierung Jede Prozedur eigenes Segment mit Anfangsadresse 0 Aufruf anderer Prozedur (Segmentnummer, Adresse 0) Nachträgliche Änderungen an Prozedur leichter Immer Einstieg bei Adresse 0 Bei eindimensionalem Adressraum nicht möglich Einbinden von Bibliotheken Nicht jedes Programm braucht Kopie der Bibliothek Unterstützen Schutzmechanismen leichter 20

21 3.2.2 Segmentierung WICHTIG: Segment ist logische Einheit Programmierer kennt diese und verwendet diese Auch hier muss Umsetzung in eine physikalische Adresse erfolgen 21

22 3.2.2 Segmentierung Realisierung Segmentierung auf 2 Arten Swapping und Paging Swapping Referenziertes im Speicher nicht vorhandenes Segment wird nachgeladen Falls kein Platz vorhanden: Ein oder mehrere Segmente müssen auf Platte geschrieben werden Im Prinzip wie bei Demand Paging Entscheidender Unterschied Bei Demand Paging: Seitengrößen identisch Hier: Segmentgrößen unterschiedlich 22

23 3.2.2 Segmentierung Externe Fragmentierung 23

24 3.2.2 Segmentierung Beseitigung durch Komprimieren Notwendig Liste zur Verwaltung der Adressen und Größen der Löcher Komprimieren Jedesmal wenn Lücke entstanden ist: Verschieben in Richtung Adresse 0 Aufwändig Besser: Warten bis Fragmentierung gravierende Ausmaße angenommen hat -> erst dann Komprimieren Bis dahin in passende Lücke einordnen Neues Problem: Welche Lücke wählen? 24

25 3.2.2 Segmentierung Zwei Strategien Best Fit Wähle kleinstes Loch, in das Segment gerade reinpasst First Fit Wähle erstes Loch, in das Segment gerade reinpasst Diskussion: Vor- und Nachteile 25

26 3.2.2 Segmentierung Bisher Segmentierung über Swapping Nun: Vermeiden von Lückensuche Kombination von Segmentierung und Paging Idee: jedes Segment intern in Seiten aufteilen Alle Verfahren die beim Paging entwickelt wurden nutzbar Neu: für jedes Segment eigene Seitentabelle Erstmalig angewandt im Betriebssystem MULTICS Adressbildung s. nächste Seite 26

27 3.2.2 Segmentierung Adressbildung bei Segmentierung mit Paging 27

28 3.2.3 Vergleich Segmentierung / Paging Vor- und Nachteile ein- und mehrdimensionaler logischer Adressen 28

29 3.2.3 Vergleich Segmentierung / Paging Heutzutage: zumeist Paging Wegen des Vorteils, dass sich Programmierer nicht kümmern muss Begriffswirrwarr in der Literatur Tannenbaum: Segmentierung + Paging (s. MULTICs) Hennessy / Patterson: Computer Organization and Design Segmentierung nicht explizit erwähnt; Gruppe von virtuellen Seiten als Segment bezeichnet Starke Ähnlichkeit zum mehrdimensionalen Paging (s. Übungsblatt 10, Aufgabe 6 u. 7) Virtuelle Adresse 29

30 3.2.4 Beispiel: Virtueller Speicher Pentium 4 Pentium 4 besitzt Speichersystem, das Demand Paging Reine Segmentierung Segmentierung + Paging unterstützt Kernstück bei reiner Segmentierung zwei Tabellen LDT (Lokale Deskriptor Tabelle) Jedes Programm eigene LDT Verwaltet Code-, Datensegment, Stapelsegment (stack) GDT (Globale Deskriptor Tabelle) Verwaltetet Segmente des Betriebssystems 30

31 3.2.4 Beispiel: Virtueller Speicher Pentium 4 P4-Programm lädt nach Start zunächst Selektor in Segmentregister Codesegment in CS, Datensegment in DS, Selektor verweist auf Eintrag in eine der Deskriptortabellen 31

32 3.2.4 Beispiel: Virtueller Speicher Pentium 4 Beim Laden Selektor entsprechenden Deskriptor holen Deskriptor wird in internen Register der MMU gespeichert Bit Selektor 2 13 Segmentdeskriptoren, 8 K Einträge Jeder Eintrag 8 Byte groß Selektor mit Nummer 72 verweist auf welchen Eintrag? Limit zum Überprüfen, ob der Offset-Wert über Segment hinausgeht

33 3.2.4 Beispiel: Virtueller Speicher Pentium 4 Übersetzung des Selektor/Offset Paars bei Segmentierung in lineare physikalische Adresse BASE-Feld in 3 Teile zerlegt (s. Folie vorher) Wg. Kompatibilität zu (24 Bit Basis) Basis + Offset physikalische Adresse 33

34 3.2.4 Beispiel: Virtueller Speicher Pentium 4 Reines Paging (vorher als Demand Paging bezeichnet) Einfach realisierbar BASE = 0 und LIMIT auf Maximalwert Es entsteht ein großer virtueller Adressraum Auf diesem kann nun z.b. mehrdimensionales Paging aufsetzen (s. Folie 29) 34

35 3.2.4 Beispiel: Virtueller Speicher Pentium 4 Segmentierung + Paging In diesem Falle wird vorherige ermittelte Adresse als virtuelle Adresse im Segment interpretiert und z.b. wie folgt für Ermittlung physikalischer Adresse verwendet werden Vorteil mehrstufiges Adressierungs-Verfahren Sparen von Verwaltungsaufwand 35

36 3.2.4 Beispiel: Virtueller Speicher Pentium 4 Schutzmechanismen (s. DPL-Bits in Selektor Folie 32) interpretierbar als Ebene 36 Zugriff Segmente in seiner Ebene (für LDT) kein Problem Zugriff auf andere Segmente Bei Daten von hoch auf niedrig verboten Bei Programmen möglich aber überwacht Nur bestimmte Zugriffe möglich

37 3.3 Optimierungen bei der Speicherwaltung Zwei Ansatzpunkte Platz: Aufwand Speicherung Tabellen Zugriffsgeschwindigkeit auf Tabellen Mittels so genannter TLBs (Translation Lookaside Buffer) 37 Aufwand Speicherung Seitentabellen Annahme nun: reines Paging Jeder Prozess hat seine eigene Seitentabelle Beispiel: 32 Bit virtuelle Adresse, 4 Byte pro Eintrag, Seitenrahmen 4KB Wie groß ist Aufwand für Speicherung Seitentabelle? Für ein Programm machbar für Hunderte zu aufwändig

38 3.3 Optimierungen bei der Speicherwaltung 5 Maßnahmen um Größen der Seitentabellen zu begrenzen Maßnahme 1 Seitentabelle zunächst auf feste Größe setzen Bei Bedarf zusätzlicher Eintrag Pagetabelle wächst dynamisch Setzt voraus Adressraum wächst nur in einer Richtung Maßnahme 2 Erweitern in zwei Richtungen Viele Sprachen brauchen mindestens zwei Bereiche, z.b. für Stack und Heap 2 Seitentabellen pro Prozess, die vom BS verwaltet werden und von der Mitte heraus wachsen 38

39 3.3 Optimierungen bei der Speicherwaltung Maßnahme 3 So genannte invertierte Seitentabelle Mittels Hash-Funktion virtuelle Adresse abbilden auf physikalische Seite Nur eine Seitentabelle notwendig identisch mit der Anzahl physikalischer Seiten Nachteil: erhöhter Aufwand bei Adressrechnung (Hash- Funktion) Maßnahme 4 mehrdimensonales Paging (s. vorher) Maßnahme 5 Pagetabelle selbst in virtuellen Speicher legen Gefahr vieler Ein-/Auslagerungen 39

40 3.3 Optimierungen bei der Speicherwaltung Zugriff optimieren: Translation Lookaside Buffer Voll-assoziativer Cache für virtuelle Adressen aus Seitentabelle (im Prozessor realisiert) 40

41 3.3 Optimierungen bei der Speicherwaltung Adressbildung insgesamt Translation Lookaside Buffer, Seitentabelle und Cachezugriff 41

42 3.3 Optimierungen bei der Speicherwaltung Zugriffsablauf algorithmisch gezeigt 42

43 3.3 Optimierungen bei der Speicherwaltung Mögliche und nicht mögliche Kombinationen 43

44 3.4 Ergänzungen Invertierte Speichertabelle (s. Maßnahme 3, S. 39) 44

45 3.4 Ergänzungen Paging in der Regel nicht sichtbar für den Programmierer Segmentierung für Programmierer sichtbar In der Regel verschiedene Segmente für Programmkode und Programmdaten verwendet Auch mehrere Programm- und Datensegmente möglich 45

46 3.4 Ergänzungen Segmentierung Vereinfacht die Handhabung wachsender Datenstrukturen Ermöglicht unabhängiges Ändern und Neukompilieren ohne erneutes Linken und neues Wiederladen Führt dadurch zur leichteren gleichzeitigen Nutzung von Segmenten (Bibliotheksprogrammen) zwischen Prozessen Erleichtert Schutzabfragen (über angegebenen Segmentoffset) Manche Systeme kombinieren Segmentierung mit Paging 46

47 3.4 Ergänzungen Hardware für Segmentierung und Paging Unsegmentiert und kein Paging (unpaged) virtuelle Adresse = physikalische Adresse Geringe Komplexität Hohe Leistung 47 Unsegmentiert, aber Paging Speicher betrachtet als in Seiten eingeteilter linearer Adressraum Speicherschutz management mittels Paging-Verfahren (Seitentabellen, TLBs) Berkeley UNIX Segmentiert und kein Paging Sammlung lokaler Adressräume Schutz gegeben bis hinunter zur Byteebene Segmenttabelle wird on-chip benötigt Segmentiert und Paging Segmentierung wird verwendet um logische Speicherpartitionen zu definieren, die für die Zugriffskontrolle benutzt werden Paging verwaltet Zugriff innerhalb der Partitionen Unix System V

48 3.4 Ergänzungen Pentium II Address Translation Mechanism 48

49 3.4 Ergänzungen Pentium II Protection - Protection bits give 4 levels of privilege 0 most protected, 3 least Use of levels software dependent Usually level 3 for applications, level 1 for O/S and level 0 for kernel (level 2 not used) Level 2 may be used for apps that have internal security e.g. Database Some instructions only work in level 0 49

50 3.4 Ergänzungen Pentium II Paging Segmentation wird ausgeschaltet In diesem Fall wird ein rein linearer Adressraum verwendet Zweistufiger Zugriff über Tabellen 1.Stufe, Seitentabellenverzeichnis (page directory) 1024 Einträge maximal Teilt 4G linearen Speicher in 1024 Seitengruppen à 4Mbyte Jede Seitentabelle hat 1024 Einträge, die Seiten mit jeweils 4Kbyte Größe adressieren Ein Seitenverzeichnis für einen Prozess, für alle Prozesse oder für ein Teil der Prozesse Seitenverzeichnis für aktuellen Prozess ist stets im Speicher Verwendet TLB mit 32 Seitentabelleneinträgen Zwei Seitengrößen möglich (4k or 4M) 50

51 3.4 Ergänzungen Pentium II Segmentation Jede virtuelle Adresse besteht aus 16-Bit Segment und 32- Bit Offset 2 Bits des Segments sind für Schutzmechanismen 14 Bits spezifizieren Segment Unsegmentierter virtueller Speicher 2 32 = 4Gbytes Segmentiert: 2 46 =64 Terabytes 51