Realisierung: virtueller Prozessor: der reale Prozessor wird periodisch dem Programm zugewiesen Im Prozessor: durch Task-Status Segment (TSS)

Transkript

1 1.2 Multitasking Damit ein Computer mehrere Aufgaben gleichzeitig erledigen kann, die jede für sich oder die auch gemeinsam arbeiten, z.b. Daten lesen Berechnungen ausführen Netzwerkkontakt abarbeiten muss ein Betriebsystem die Multitasking - Fähigkeit unterstützen. Jedes getrennt im Rechner ablaufende Programmstück bezeichnet man als Task (übersetzt: Aufgabe). Der Prozessor (bei Single-Prozessor-Systemen) kann nur an einer Task arbeiten, daher muss er zyklisch die Tasks wechseln. Realisierung: virtueller Prozessor: der reale Prozessor wird periodisch dem Programm zugewiesen Im Prozessor: durch Task-Status Segment (TSS) Eine Task muss nach einem Wechsel wieder an derselben Stelle des Programms weiterarbeiten, an der das Programm durch den Taskwechsel unterbrochen wurde. Wie bei einer Unterbrechung durch einen allgemeinen Interrupt müssen alle Register gerettet werden. Skizze: Interrupt Unterbrechung Interrupt-Routine Rücksprung Das Task Status Segment (manchmal: Task-Kontrollblock): Der Status des virtuellen Prozessors besteht aus zwei Teilen: - Werte der Prozessorregister -> Prozessor Status - Zustand, den das Betriebsystem dem Prozess mitgegeben hat - z.b. Prioritäten, File-Deskriptoren, u.s.w. Der Task-Wechsel: Das Betriebsystem unterbricht eine Task und wählt die nächste Task aus -> Scheduling Strategie, der Prozessor folgt blind. Der Jump TSS Befehl: Der Prozessor speichert den Inhalt der aktuellen Register im aktuellen TSS. Der Jump Befehl enthält einen Selektor, der zusammen mit dem Deskriptor des TSS im Task- Register (TR) gespeichert wird. Wenn das neue TR geladen ist, (und damit die Adresse des neuen TSS), werden die Register der CPU aus dem TSS geladen und der Prozessor setzt seine Befehlsregister auf den Befehl, den er vor dem Verlassen der Task nicht mehr ausführen durfte. Kommunikation von Tasks untereinander Das Betriebssystem startet eine neue Task. Diese bekommt einen eigenen Adressraum zugewiesen -> die Segmentregister (Deskriptoren) werden vorbesetzt. Die neue Task braucht aber auch Zugriffe auf Systemressourcen -> es werden zwei Segment-Register Sätze benötigt -> globale Deskriptortabelle (GDT) + lokale Deskriptortabelle (LDT) Softwarewerkzeuge der Nachrichtentechnik Vorlagen zur Vorlesung WS 2006/2007 8

2 Damit die CPU ohne Zeitverluste auf die Segmentadressen kommt, gibt es Register, die die Adresse der Deskriptortabellen enthalten (LDTR, GDTR). Diese werden beim Taskwechsel geladen, danach können erst die Register (wiederum in 2 Stufen) geladen werden. Mit Hilfe von GDT und LDT erhält man folgende Optionen: 1.) Ein Segment, dessen Deskriptor in der GDT ist, kann von allen Tasks benutzt werden 2.) Tasks, die sich eine LDT teilen, teilen sich alle Segmente -> nur bei sehr enger Zusammenarbeit der Tasks sinnvoll. 3.) Verschiedene LDTs können gleiche Deskriptoren enthalten -> verschiedene Tasks können sich gemeinsame Segmente teilen. Diese Deskriptoren werden "Aliases" genannt. Um die Aufgaben des Taskwechsels zu bewerkstelligen, benötigt die CPU also mindestens folgende Systemregister Bei jedem Taskwechsel wird das LDTR neu geladen. Softwarewerkzeuge der Nachrichtentechnik Vorlagen zur Vorlesung WS 2006/2007 9

3 1.3 Speicherverwaltung Die Organisation von RAM-Bausteinen und damit die Organisation des Hauptspeichers eines Computers ist nur effizient, wenn der Zugriff in Blöcken erfolgt. Ebenso liefern Festplatten Daten immer in Blöcken. D.h.. ein Block (vielfaches eines Sektors auf der Platte) wird in den Speicher geladen, dort verändert und wird wieder zurückgeladen. D(ynamische)RAM-Speicher werden blockweise in S(tatische)RAM-Speicher umgeladen, da dort der Zugriff schneller erfolgt. Daher ist es sinnvoll, dass bereits die CPU diese Blockverarbeitung hardwareseitig unterstützt. - > Aufteilung des linearen Adressraums in Pages (früher auch Kacheln ) Pages: Gleichgroße Aufteilung des virtuellen logischen Adressraums Vorteil: Blockweise Übertragung (Aus/Einlagerung) von CPU-nahem nach CPUfernem Speicher (L1 Cache, L2 Cache, L3 Cache, RAM, Festplatte) Damit Pages von verschiedenen Prozessen gemeinsam genutzt werden können ( sharing ) und um den Zusammenhang physikalischer Speicher logischem Speicher zu trennen, gibt es wiederum Tabellen. Beim Intel IA32: zweistufige Hierarchie. 1. Das CR3 Systemregister (Page Table Directory Base) zeigt auf das Page-Tabellen- Verzeichnis der laufenden Task und wird beim Taskwechsel aus dem TSS der neuen Task geladen. 2. Das Page-Tabellen-Verzeichnis (Page-Directory): Größe eine Page; Inhalt: 1024 Einträge mit Adressen von Page-Tabellen 3. Page-Tabelle: Beinhaltet 1024 Beschreibungen von Pages. -> pro Page-Tabelle (4KB 1024 Einträge) -> 4 Megabyte Speicher werden erreicht. -> pro Tabellenverzeichnis 1024 x 4 Megabyte = 4 Gbyte Speicher adressierbar. 4. Translation-Lookaside Buffer (TLB): Die ist ein Speicherbereich innerhalb der CPU zum direkten Zugriff auf 32 Pages. Falls eine Page nicht vorhanden ist, wird sie im Speicher gesucht und geladen und der TLB aktualisiert. Somit erreicht man eine Trefferwahrscheinlichkeit von ca %. -> Die Adressenübersetzung erhöht den zeitlichen Aufwand beim Speicherzugriff kaum. Abbildung 1 zeigt den Inhalt eines Page-Tabellen-Eintrags (PTE). Die Einträge in der Verzeichnistabelle sind identisch, nur die Adresse gibt die Adresse einer Page-Tabelle an. Softwarewerkzeuge der Nachrichtentechnik Vorlagen zur Vorlesung WS 2006/

4 Abbildung 2: Übersetzung von linearen Adressen nach physikalischen Adressen Abbildung 3: Allgemeine Einträge in Page-Tabellen Softwarewerkzeuge der Nachrichtentechnik Vorlagen zur Vorlesung WS 2006/

5 1.4 Virtueller Speicher Überschreitet der logische Adressraum den physikalischen Hauptspeicher, so können Segmente oder Pages auf eine Festplatte ausgelagert werden. Voraussetzungen an die Hardware: Ein Bit für jedes Segment oder Page, das anzeigt ob der betreffende Speicherinhalt verfügbar ist oder sich auf der Platte befindet. Eine Ausnahme-Behandlung (Exception-Mechanismus), die dem Betriebsystem mitteilen kann, dass ein Segment oder eine Page nachgeladen werden muss. (Dies muss während der Ausführung eines Assembler-Befehls erkannt werden) Wiederholbare Befehle, die ausgeführt werden können, wenn der Speicher wieder physikalisch vorhanden ist. Da die Segmente bei IA32 maximal 4Gbyte groß sein können, d.h. dies ist zu groß für eine Blockverarbeitung, werden in der Regel Pages ein und ausgelagert (4Kbyte) Die Pages werden in den Swap Bereich der Festplatte ausgelagert. Müssen mehr Pages in den Speicher als physikalisch vorhanden ist, so müssen wenig gebrauchte Pages ausgelagert werden. -> der Arbeitsspeicher ist scheinbar so groß wie der Swap-Bereich. Vorgang: Aufruf einer Speicheradresse, die auf einen Page-Tabellen-Eintrag zeigt, bei der das Present-Bit nicht gesetzt ist. -> Page-Fault Exception an das Betriebssystem (Page Fault Handler) -> mit Adresse der nicht-verfügbaren Page im CR2-Register -> Page Fault Handler adressiert die Page Tabelle und schaut nach, wo die Page gespeichert ist.(dies kann in den während der Auslagerung unbenutzten Bits des Tabelleneintrags sein) -> Das Betriebsystem sucht freien Speicher und reserviert einen Page-Frame, d.h. den Platz, wohin die Page geladen werden kann. -> Das Betriebsystem lädt die Page, trägt die Adresse in die Tabelle ein, setzt das Present-Bit und gibt zurück an das unterbrochene Programm. Beschaffung eines Vorrates an freien Page-Frames (PF) Das Betriebsystem entscheidet, welche Page-Frames frei gemacht werden können. Frage: Wann wurde der PF zuletzt genutzt und Frage: Wurde der Speicherinhalt verändert. Dies wird über die automatische Aktualisierung (d.h. während der Befehlsausführung, ohne die Mitwirkung des Programmierers) der Page Status Bits: Acessed-Bit und Dirty-Bit innerhalb der Page Tabellen Einträge realisiert. Accessed-Bit: wird bei jedem Zugriff (schreibend oder lesend) gesetzt Dirty Bit: wird gesetzt wenn der Speicherinhalt verändert wird (Schreibzugriff) Das Betriebsystem setzt regelmäßig die Accessed-Bits der Pages zurück und stellt so fest, welche Pages unbenutzt bleiben. Solche Seiten werden zur Auslagerung ausgewählt. Softwarewerkzeuge der Nachrichtentechnik Vorlagen zur Vorlesung WS 2006/

6 Eine ausgewählte Page wird zurückgeschrieben, falls das Dirty-Bit gesetzt ist, andernfalls wird der PF einfach freigegeben und die Page als nicht präsent gesetzt. 1.5 Schutzmechanismen Abgrenzung von Segmenten und Pages durch Task-Adressräume s.o. Privilegstufen: Bestimmte Nutzer (Programmteile) haben nur vordefinierte Möglichkeiten -> jeder Segment-Descriptor enthält ein Feld, das den Privileg-Level (Hierarchiestufe) beim Zugriff auf das Segment festlegt. Eine Task hat das Level des aktuell ausgeführten Code-Segments Privileg Level 0: höchste Priorität 3: niedrigste Priorität Aus diesen Hardware-Voraussetzungen ergeben sich verschiedene Implementierungen eines Betriebsystems. Abbildung 4 Optimale Implementierung: Type C: Der Kernel (Kern) der Betriebsystems: Privileg-Stufe 0 Dienstprogramme z.b. Device Treiber: Privileg-Stufe 1 Herstellerprogramme (OEM): Privileg-Stufe 2 Anwendersoftware: Privileg-Stufe 3 Der Prozessor schützt also per Hardware (keine Ausnahmen!) Zugriffsverletzungen führen zu Protection-Exceptions: jeder Versuch einer Task ein höher privilegiertes Segment oder eine höher privilegierte Page zu benutzen führt zu Exceptions, der Befehl wird vor der Ausführung abgebrochen. Privilegierte Befehle: Neben den Zugriffen auf bestimmte Speicherbereiche führen auch eine Klasse von Befehlen, die nur in höherem Privileg ausgeführt werden dürfen zu Exceptions. Z.B. das Laden der Systemregister ist nur mit PS=0 erlaubt. Softwarewerkzeuge der Nachrichtentechnik Vorlagen zur Vorlesung WS 2006/

7 Zusammenfassung: Schutz von Segmenten 1. Privilegschutz: Damit ein Programm ein Segment benutzen darf, muss das Privileg des Segments gleich oder höher sein wie das Privileg des Code-Segments. (Zahlenmäßig gleich oder niedriger). Z.B. kann Privileg-Stufe 0 auf alle Segmente zugreifen. Bei jmp-, call-, usw. Befehlen muss die neue Adresse gleiche oder niedrigere Priorität haben. (Ausnahme Systemaufrufe) 2. Limit: Speicherzugriffe auf Adressen, die im Segment, aber außerhalb des Limits liegen, führen zu Exceptions. U.U. kann das Segment dann durch das Betriebsystem vergrößert werden (z.b.stack- Segmente) 3. Type: Kennzeichnung von Segmenten zu einem Type gehörend, kann (wird) unzulässige Operationen im Segment verhindern. Z.B Schreiben im Code Segment ist nicht vom Anwender erlaubt. Z.B. Taskwechsel, wobei das Zielargument nicht vom Type TSS ist, sind nicht möglich 4. Rights: Um die voreingestellten Rechte zum Zugriff auf ein Segment zu modifizieren kann eine Veränderung der Zugriffsrechte im Segment-Descriptor eingetragen sein. Z.B. Code Segment: Ausführen erlaubt - oder Ausf. und Lesen erlaubt. Z.B. Daten Segment: Lesen und Schreiben oder Nur-Lesen erlaubt. Nur Code in der Privilegstufe Null kann Deskriptortabellen verändern. Teilen sich Tasks die Deskriptortabellen über Aliases, so können die verschiedenen Aliases unterschiedliche Protection Attribute besitzen. Schutz von Pages Bei einem Zugriff auf eine Page (in der Regel nach einer erfolgreichen Adressberechnung, bei der die Segmentrechte bereits geprüft sind) werden die Rechte der Page, die im Page-Tabelleneintrag abgelegt sind, ausgewertet. Mögliche Privilegstufen: USER = PS3 der Segment Privilegien SUPERVISOR = PS 0, 1, 2 Mögliche Rechte: Lesen/Schreiben oder Nur-Lesen Softwarewerkzeuge der Nachrichtentechnik Vorlagen zur Vorlesung WS 2006/

8 Systemaufrufe: Das Problem: Da Anwenderprogramme nur Code ausführen können, der in Privilegstufe 3 abgelegt ist, wäre es für diese Programme nicht möglich Systemresourcen wie Festplatte, Grafik, Tastatur usw. zu benutzen. Könnte der Anwender Funktionen innerhalb des Systembereichs ausführen, wären alle Sicherungen umsonst. Lösung: Es werden wohldefinierte Übergangsstellen (Gates) zwischen den Privilegschichten definiert, die nur eine vordefinierte Funktionalität der höheren Privilegschicht triggert, sodass die Kontrolle über die Systemresourcen und den Code in der höheren Privilegschicht bleibt. Realisierung: Bei der IA32 Architektur existieren Call-Gates und Trap-Gates. Bei Call-Gates wird der Selektor einer Einsprungstelle übergeben. Dieser Selektor spezifiziert ein Gate, das aus einer logischen Adresse eines Einsprungpunktes und einem Satz von Attributen besteht. Um das Gate benutzen zu dürfen, muss die rufende Routine mindestens die Privilegstufe des Gates besitzen. Bei einem gestuften System (Anwender-, Dienstprogramme, Kernel) darf der Anwender z.b. nur Call-Gates der Dienstprogramme verwenden, während diese wiederum den Kernel durch dessen Call-Gates aufrufen können. Softwarewerkzeuge der Nachrichtentechnik Vorlagen zur Vorlesung WS 2006/

9 Ein Feld COUNT im Deskriptor teilt dem Prozessor mit, wie viele Parameter auf dem Stack des Anwenderprogramms in den Stack der höheren Privilegstufe kopiert werden müssen. Trap-Calls werden durch Software-Interrupts ohne Parameterübergabe im Stack durchgeführt. 1.6 Interrupts und Exceptions Externe Baugruppen (Schaltkreise, Devices) erzeugen Interrupts, d.h. einfache elektrische Schaltimpulse an einen Interruptcontroller. Dieser hat für jeden Interrupt eine eigene Leitung nach außen. Der Interruptcontroller wurde beim Betriebssystemstart so initialisiert, dass er für jeden Interrupteingang eine Adresse (0..255) gespeichert hat. Diese wird er bei einer Interrupt-Anforderung an die CPU übermitteln, die daraufhin die Serviceroutine anspringt, die mit dieser Nummer verknüpft ist. Es gibt maskierbare und nicht-maskierbare Interrupts. D.h die meisten Interrupts dienen der Kommunikationssteuerung und können während bestimmter Phasen des Betriebs deaktiviert sein (maskiert). Andere Funktionen sind jedoch so lebenswichtig (Spannungsausfall, Temperaturüberwachung o.ä.), dass sie unbedingt an den Prozessor weitergeleitet werden müssen und daher nicht zum Abschalten vorgesehen sind (non-maskable). Exceptions werden bei der Ausführung von Prozessorbefehlen aktiviert, die eine Intervention des Betriebssystems erfordern z.b Page-Faults, Divisionsfehler usw. Die Adressen der Einsprungstellen werden wie Gates behandelt und liegen in der Interrupt-Deskriptortabelle (IDT) Softwarewerkzeuge der Nachrichtentechnik Vorlagen zur Vorlesung WS 2006/