Ein-/Ausgabe-Systeme

Transkript

1 Ein-/Ausgabe-Systeme Prof. Dr. Margarita Esponda WS 2011/2012

2 Ein-/Ausgabe-Systeme Ein-/Ausgabe-Hardware Schnittstelle für Ein-/Ausgabegeräte Kernel-Subsystem für Ein-/Ausgabeoperationen Verwandlung von Ein-/Ausgabe-Anforderungen in Ein-/ Ausgabe-Hardware-Operationen Ströme Leistungssteigerung 2

3 Ein-/Ausgabe-Hardware Wir können Geräte zunächst einmal sehr grob in 3 Klassen klassifizieren: 1. Blockorientierte Geräte - Speichert die Information nur in Blöcke - Festplatten, CD-ROMs, USB-Sticks usw. 2. Zeichenorientierte Geräte - arbeitet nur mit linearen Zeichenströmen - nicht adressierbar und keine Suchoperation - Zeigegeräte, Netzwerk-Schnittstellenkarten, usw. 3

4 Ein-/Ausgabe-Hardware 3. weder noch oder beide - Uhren erzeugen nur Unterbrechungen in festen Zeitintervallen. - Es gibt keine klare Grenze zwischen blockorientiert und zeichenorientiert (Bildschirme). Klassifizierungen sind immer gut, um durch Abstraktion Teile des Betriebssystems hardwareunabhängig zu implementieren. 4

5 Ein-/Ausgabe-Hardware Eine zweite Klassifizierung nach Verwendungszweck: - Speichergeräte - Festplatten, CD-ROMs, USB-Sticks, magnetische Bänder, usw. - Übertragungsgeräte - Netzwerkkarten, Modems, usw. - Geräte für Menschmaschine-Kommunikation - Bildschirm, Tastatur, Zeigergeräte, Kopfhörer, usw. Multitouch 5

6 Einige typische Datenraten von Ein-/Ausgabe-Geräten Tastatur 10 Bytes/s Maus 100 Bytes/s Scanner 400 KB/s 52-fach CD-ROM 7,8 MB/s WLAN nach n 75 MB/s Compact Flash ATA 300 MB/s FireWire (IEEE 1394b) MB/s USB MB/s SATA-Plattenlaufwerk 300 MB/S Ultra-640 SCSI 640 MB/s DisplayPort v1.2 (4-lane) 2,7 GB/s 100 GigaBit Internet (100GBASE-X) 12,5 GB/s PCI Express 3.0 (x32 link) 35,5 GB/s 6

7 Ein-/Ausgabe-Hardware Kommunikation auf Hardware-Ebene Port Bus daisy chain gemeinsame direkte Adressierung Controller oder Adapter, der wiederum einen Port, Bus oder direkt ein Ein-/Ausgabegerät steuern kann. Befehle und Daten werden an den Controller gegeben. Spezielle Register im Controller für Daten und Steuerungssignale. Die Register werden vom CPU gelesen oder geschrieben. Adressierung direkte Ein-/Ausgabebefehle und Adressierung Ein-/Ausgabe mittels Memory-Maps 7

8 Typische PC-Busarchitektur Bildquelle: Silberschatz, Galvin, Gagne 8

9 Kommunikation zwischen CPU und IO-Geräten Die Kommunikation zwischen Controller und CPU erfolgt durch spezielle Register innerhalb des Controllers. Der Prozessor kommuniziert mit dem Controller, indem er die Controller-Register liest oder darauf schreibt. Viele Geräte besitzen außer dem Register einen Datenpuffer, indem das Betriebssystem auch lesen und schreiben kann. 9

10 Kommunikation zwischen CPU und IO-Geräten Wie kommuniziert der Prozessor mit dem Kontrollregister und dem Datenpuffer eines bestimmten Geräts? Ein-/Ausgabeport-Nummer für jedes Kontrollregister Jedes Kontrollregister erhält eine eindeutige Speicheradresse zugewiesen (Memory-Mapped-Ein-/Ausgabe). 10

11 Ein-/Ausgabeport-Nummer Die Menge aller Ein-/Ausgabeports bildet den Ein-/Ausgabeport- Namensraum (I/O port space). Das I/O port space ist geschützt. Nur das Betriebssystem hat Zugriff darauf. Spezielle Ein-/Ausgabebefehle sind nötig: Arbeitsspeicher IN REG, PORT OUT PORT, REG Der Prozessor liest in PORT und legt das Ergebnis in REG ab. Der Prozessor schreibt den Inhalt von REG in ein Kontrollregister. Ein-/ Ausgabeports unterschiedliche Adressräume 11

12 Memory-Mapped-Ein-/Ausgabe Memory-Mapped Die Kontrollregister werden in den Adressraum des Prozessors eingeblendet. die eingeblendeten Adressen sind im oberen Adressraum des Speichers. Arbeitsspeicher nur eine Adressraum 12

13 Memory-Mapped-Ein-/Ausgabe Hybrides Schema verwendet Memory-Mapped um den Datenpuffer im Speicher einzublenden Ein-/Ausgabeports für die Kontrollregister Eingeblendete Datenpuffer Zwei Adressräume 13

14 Memory-Mapped-Ein-/Ausgabe Vorteile Die Kontrollregister der Geräte werden als einfache Speichervariablen betrachtet, die direkt aus C Programmen angesprochen werden können. Treiber können vollständig in C geschrieben werden. Kein spezieller Schutzmechanismus wird notwendig. Das Betriebssystem kann die Kontrolle eines Gerätes genau einem Benutzer übergeben beim einfachen Einfügen in die Benutzer- Seitentabelle. Einige Systeme verwenden beide Techniken. Power-PCs benutzen für einige Geräte Memory-Mapped-Ein-/Ausgabe (z.b. Bildschirm) und spezielle Ein-/Ausgabebefehle für andere. 14

15 Ein-/Ausgabe-Ports Ein-/Ausgabe-Ports haben typischerweise 4 Register: data-in register wird vom Hostrechner gelesen data-out register wird vom Hostrechner geschrieben, um Daten zu senden status register Ausführung eines Befehls ist beendet Das Datenregister kann gelesen werden Ein Gerätefehler ist aufgetreten control register Hier können je nach Gerät verschiedene Arbeitsmodi gesteuert werden, z.b. Übertragungsgeschwindigkeit, Wortlänge, usw. 15

16 Einige Ein-/Ausgabe-Portadressen der PCs Es gibt drei Verfahren für den Zugriff auf die Geräte: Polling, Interrupts und Direct Memory Access 16

17 Polling (Beispiel) Nehmen wir an, wir haben zwei Bits, um eine Erzeuger- Verbraucher-Beziehung zwischen Host und Kontroller zu steuern. ready-bit command-ready-bit 1. Der Hostrechner liest in eine Schleife das ready-bit bis dieses auf 0 gesetzt wird. 2. Dann setzt er das write-bit in das Befehlsregister des Kontrollers und schreibt ein Byte in das data-out-register. 3. Der Hostrechner setzt das command-ready-bit auf Wenn der Kontroller das command-ready-bit sieht, setzt er das ready-bit auf 1 (Busy). 5. Der Controller liest das Befehlsregister und sieht den Schreibe-Befehl, liest die Daten aus dem data-out-register (I/O-Operation wird gemacht). 6. Der Controller setzt das command-ready-bit auf 0, setzt das error-bit auf 0, den status register auf erfolgreich und das ready-bit auf 0. Das ganze wiederholt sich für jedes Byte! 17

18 Interrupts Im CPU gibt es eine spezielle Steuerleitung, die der CPU nach Ausführung jedes Befehls sieht. Ablauf eines Interrupts: Wenn ein Ein-/Ausgabe-Gerät das Ende eines Vorgangs signalisieren will, erzeugt es ein Interrupt. Das Interrupt-Signal wird vom Interrupt-Controller bearbeitet. Der Controller legt die Adresse des Geräts, das das Interrupt veranlasst hat. Der CPU unterbricht seine Arbeit, speichert den Maschinenstatus und verwendet die Nummer der Adressleitungen als Index, um aus dem Interrupt vector die Anfangsadresse des Interrupt-Händlers zu holen. 18

19 CPU 1 Ein-/Ausgabe-Interrupt-Zyklus Geräte-Treiber fängt Ein-/Ausgabe zwischen Befehlen kontrolliert der CPU nach Interrupts 2 Ein-/Ausgabe-Operation startet 3 7 CPU bekommt ein Interrupt und übergibt die Kontrolle an den Interrupt-Händler 5 4 wenn für die Eingabe bereit ist, oder Ausgabe-Operation beendet wird, oder Fehlern aufgetreten sind, wird ein Interrupt erzeugt Interrupt-Händler verarbeitet die Daten 6 Die Ausführung des unterbrochenen Prozess wird fortgesetzt 19

20 Ereignis-Vektortabelle des Intel-Pentium-Prozessors 20

21 Direct Memory Access DMA wichtig für Geräte mit großem Datentransfer (Festplatten) Erfordert einen DMA-Kontroller, der die Übertragung zwischen verschiedenen Geräten und den Speichern steuert Ermöglicht Direkter Datentransfer zwischen den Ein-/Ausgabegeräten und dem Speicher Der DMA besitzt mehrere Register, die vom Prozessor gelesen oder geschrieben werden können Adress-Register Byte-Zähler-Register eins oder mehrere Kontrollregister - welches Ein-/Ausgabe-Gerät Datenmenge Richtung der Datenübertragung 21

22 Ablauf eines DMA-Transfers DMA-Kontroller Adresse 2 Zähler Steuerung 5 1 CPU 6 CPU-Speicherbus Speicher A Puffer 3 IDE Platte- Kontroller PCI-Bus 4 1. CPU fordert vom DMA-Kontroller eine Übertragung von Daten in die Puffer-Adresse A 2. DMA fordert die Übertragung von m Bytes an Plattendriver 3. Die Übertragung wird vom Platten-Kontroller initialisiert 4. Der Platten-Kontroller sendet Bytes zum DMA-Kontroller 5. DMA-Kontroller überträgt dann die Bytes direkt an Puffer- Adresse A 6. Wenn die Übertragung beendet wird, wird ein Interrupt erzeugt, um dem CPU das Ende der Operation zu signalisieren

23 Unterbrechungsroutinen Interrupt-Behandlung wurde komplexer mit der Einführung von Pipelines. Was passiert, wenn ein Interrupt auftritt und die Pipeline voll ist? Der Befehlszähler bekommt meistens die Adresse des nächsten Befehls, der in die Pipeline gelegt werden soll, anstatt die Adresse des Befehls, der gerade abgearbeitet wurde. Auf superskalaren Maschinen wird durch die Zerlegung von Befehlen in Mikrooperationen, die durcheinander ausgeführt werden, das Feststellen des Ausführungszustands der Befehle noch komplexer. Wenn ein Interrupt kommt, sind viele Befehle in unterschiedlichem Ausführungsstadium, die nur schwach mit dem Zustand des Befehlszählers zusammenhängen. 23

24 Zwei Klassen von Interrupts Aus diesem Grund unterscheidet man zwischen zwei Klassen von Interrupts: nach (Walker und Cragon, 1995) Ausführungs- Stadium Präzises Interrupt ist ein Interrupt, das die Maschine in einem wohldefinierten Zustand hält Unpräzises Interrupt hier muss erst festgestellt werden, welche Aktionen vollständig ausgeführt PC Befehl 2 Befehl 3 Befehl 4 Befehl 5 Befehl 6 PC Befehl 2 Befehl 3 Befehl 4 Befehl 5 Befehl 6 100% 90% 45% 20% 60% statt gefunden haben, und welche noch statt finden müssen nicht ausgeführt Befehl 7 Befehl 8 Befehl 9 Befehl 7 Befehl 8 Befehl 9 40% 10% 0% 24

25 Präzises Interrupt hat vier Eigenschaften Befehlszähler Alle Befehle vor dem Befehlszähler wurden vollständig abgearbeitet. Kein Befehl nach dem Befehlszähler wurde ausgeführt. Der Ausführungszustand des Befehls, auf den der Befehlszähler zeigt, ist bekannt. Hier geht man davon aus, dass Teilausführungen von Befehlen rückgängig gemacht werden können. 25

26 Präzises Interrupt Beispiel: Seitenfehler Unterbrechungen sind möglich Was macht die Behandlung von präzise Interrupts hard? Präzise Unterbrechungen sind viel langsamer Unterbrechungen sind nicht möglich 26

27 Präzises Interrupt Probleme Welche Seitenfehler wird zu erst behandelt? Arithmetische Exception Aber die Summe wurde bereits beendet. 27

28 Rückordnungspüffer ROB retire head diapatch tail 28

29 Präzises Interrupt Hier muss herausgefunden werden, welche Aktionen bereits stattgefunden haben und welche noch stattfinden müssen Eine große Menge von Zwischenzuständen müssen gespeichert werden, bis das Betriebssystem herausfinden kann, was bis jetzt passiert ist. Der Code, um die Maschinen nach dem Interrupt zu starten und für die Wiederherstellung, wird kompliziert. Paradox Sehr schnelle superskalare Prozessoren sind manchmal wegen ihrer sehr langsamen Interrupt-Behandlung für Echtzeitsysteme ungeeignet. 29

30 Präzise und Unpräzise Unterbrechungen Einige CPUs erlauben präzise und unpräzise Interrupts. Andere Maschinen haben ein Bit. Wenn das Bit auf präzise Interrupts gesetzt wird alle Aktionen müssen genau protokolliert werden Schattenkopien von Registern müssen gemacht werden, damit der Zustand der Maschinen eventuell zurück gesetzt werden kann Großer Einfluss auf die Leistung Die Pentium-Serien haben präzise Interrupts. Extrem komplexe Interrupt-Logik innerhalb der CPU. Befehle werden vervollständigt soweit das notwendig wird 30