RAM. Konsistenzprobleme entstehen => CPU - durch Verzögerung in Warteschlange, Umfangreiche Pufferung in den PCI Brücken. lesen. EOP-Signal.

Transkript

1 11. s 11.1 Pufferspeicher Lesepuffer um vorauszulesen: - erste Leseoperation hat lange Latenzzeit, - Folgedaten vorsorglich schon gelesen, - "prefetch buffer". Schreibpuffer um ein Blockieren des schreibenden Prozesses zu vermeiden: - Bestätigung vom Puffer, nicht vom Adressaten, - blockiert erst, wenn Warteschlange voll ist, - Erste Schreiboperation ist schnell, - "posting buffer". lesen Konsistenzprobleme entstehen => CPU - durch Verzögerung in Warteschlange, EOP-Signal - unverzögerte Unterbrechung (EOP), - verfrühtes Abholen falscher Daten, Device - verzögert geschriebene Daten. schreiben Umfangreiche Pufferung in den PCI Brücken. Systemprogrammierung I, Sommer 2000, P. Schulthess 1

2 11.2 Hierarchien Pufferspeicher, welche Teile eines übergeordneten Speichers mit niedriger Latenzzeit bereitstellen. Einstufiger : - Zugriff über FSB, CPU - Vorsorglich Zugriff, - ZB. 1 anstatt 4 Zyklen. Zweistufiger : - Stufe 1 am internen Bus, - Kohärenz zw. L1 & L2? CPU L1 L2 Mehrprozessor s: - zb. MESI Protokoll, - Entlastung für FSB. CPU 1 CPU n.. In allen Fällen Konsistenz mithilfe eines Busprotokolls gewährleisten. z.b. Systemprogrammierung I, Sommer 2000, P. Schulthess 2

3 11.3 Assoziativität von s Direct Mapped : - Nicht assoziative Adressierung, - Pro Adresse nur eine Zeile möglich, - Jedoch mehrere Zellen pro Adresse, - Anfällig bei ungünstigen Zugriffmustern.? Adresse Tag- Voll assoziative organisation: - Jede Adresse in jeder Zeile möglich, - Pro Zeile und Zugriff ein Vergleich, - Viele Komparatorschaltkreise. 4-Wege Assoziativ: - Eine Adresse in genau 4 Zeilen möglich, - Nur 4 Komparatorschaltkreise, - Pro Zugriff 4 Vergleiche.? Adresse Adresse Tag- Tag- Tag- Tag- Tag- Systemprogrammierung I, Sommer 2000, P. Schulthess 3?

4 11.4 Durchschreibe-Strategie Wird eine -Zeile überschrieben, wird sie evtl. vorher zurückgeschrieben. Austausch mit dem Hauptspeicher: - immer ganze -Zeilen (z.b. 32 Bytes) werden als Burst-Zugriff transportiert. Write-Through: - -Inhalt sofort im Hauptspeicher nachführen, - Erhebliche Verzögerungen über den Speicherbus, - Leicht implementierbar. Write-Back: - Modifikationen im durchführen, - -Inhalt erst beim Ersetzen zurückschreiben, - Ersatz einer Zeile dauert länger als Write-Through, - Trotzdem weniger Speicherbuszyklen erforderlich, - Konsistenzproblem zwischen & Hauptsp. Write-Allocate: - Neue Zeile anlegen, wenn bisher nicht im, - Evtl. modifizierte alte Zeile zurückschreiben, - Rest der neuen Zeile dann nachladen, - Schwierige Implementierung. Hauptspeicher CPU Systemprogrammierung I, Sommer 2000, P. Schulthess 4

5 11.5 MESI Zustände Relevant für Multiprozessorszenarien mit gemeinsamem Frontside Bus. Im ist immer der MESI-Zustand für eine ganze Zeile vermerkt. Modified: Veränderte Zeile noch nicht zurückgeschrieben. Speicher ungültig. Exclusive: Speicher aktuell, keine Kopien in anderen s. Fremde müssen den Bus benutzen und deren Zugriff wird sichtbar. Shared: Hauptspeicher aktuell, rws Kopien möglich. rs I S Invalid: Hauptspeicherzugriff erforderlich. Operationen: - Read, write, store-to-memory. s M rw rs s w E ws rws r Systemprogrammierung I, Sommer 2000, P. Schulthess 5

6 11.6 Bus-Abläufe für Pentium FSB Auf dem Frontside-Bus/Host-Bus zwischen North-Bridge und CPU (Pentium). Snooping sorgt für die Konsistenz der Speichersicht trotz verteilter s. Externer Bus-Master oder Partner-CPU fragt, ob von seiner -Zeile eine Kopie vorliegt: - HITM(out): lokale M-Kopie vorhanden, eventuell zurückschreiben, - INV(in): lokale Kopie gegenebenfalls invalidieren, - EADS(in): externe Adressenanfrage liegt vor, - HIT(out): lokale Kopie im. CPU (out) Weitere Bus-Signale: - FLUSH(in): CPU markiert Daten-/Codecache als leer und schreibt Inhalte zurück. - PWT(out): Modifikationen immer sofort durchschreiben. - PCD(out): Seite als nicht cachable vermerkt. - KEN(in): Device meldet "nicht cachable". - CACHE(out): CPU meldet "cachable". F s b (in) Systemprogrammierung I, Sommer 2000, P. Schulthess 6