Ausarbeitung Seminarvortrag High-Performance-Computing WS 2011/2012

Transkript

1 Ausarbeitung Seminarvortrag High-Performance-Computing WS 2011/2012 Matthias Bott 9. Januar 2012

2 2 VOM PC ZUM HPC 2 1 Movtivation Auf die Frage, wofür Computer in der Kernphysik benötigt werden, gibt es mehrere Antwortmöglichkeiten. Der erste Grund liegt in der Datenerfassung. Da in der Kernphysik große Datenmengen vorliegen können, wäre es uneffektiv oder gar unmöglich, diese per Hand einzugeben. Ein weiterer Grund besteht in der Steuerung. Computer helfen zum Beispiel bei Messapparaturen oder bei der Überwachung von Schäden, Hitze etc. Weiter wäre die Auswertung - z.b. Fitten - zu nennen. Ebenso wichtig sind Computer für die Simulation. Mittels gewonnener Messdaten lassen sich Vorhersagen bezüglich nächster Experimente treffen. Zusammenfassend lässt sich festhalten, dass sich mittels Computern in der Kernphysik kompakte Überblicke schaffen lassen, die im Detail sehr umfangreiche Anwendungsmöglichkeiten bieten. Ebenso bieten sich Anwendungsmöglichkeiten in der Industrie (Crashsimulation, Wettersimulation) oder im Militär (Auswirkungen von Waffenexperimenten, Simulation von Kernwaffen). Die nächste Frage, die sich stellt, ist wieso man High-Performance-Computing (HPC) benötigt. Auch hier liegt die Antwort wieder in der großen Datenmenge. Wenn ein PC die Datenmenge nicht erfassen oder verarbeiten kann, muss nach anderen Lösungsmöglichkeiten gesucht werden. Dabei hilft die High-Performance-Computing. Ebenso ist damit eine höhere Genauigkeit (zu vertretbarer Laufzeit) möglich. 2 Vom PC zum HPC 2.1 Z3 Die Anfänge des Computer-Zeitalters sind charakterisiert durch den ersten entwickelten Computer von Conrad Zuse (1943), bezeichnet als Z3. Dies war der erste voll turingmächtige Rechner. Mit Turing-Vollständigkeit eines Systems wird seine universelle Programmierbarkeit beschrieben. Exakt ausgedrückt bezeichnet Turing-Vollständigkeit in der Berechenbarkeitstheorie die Eigenschaft einer Programmiersprache oder eines anderen logischen Systems, sämtliche Funktionen berechnen zu können, die eine universelle Turingmaschine berechnen kann. Anders ausgedrückt heißt das, dass das System und eine universelle Turingmaschine sich gegenseitig emulieren können. Im Detail besteht der Z3 (1) aus 600 Relais für Gleitkommaarithmetikeinheiten, 1400 Relais zum Speichern, einem Lochstreifenleser, einer Tastatur, einer Arbeitsfrequenz von 5,3 Hz und einem Arbeitsspeicher von 200 Byte. 2.2 Cray-1 Der erste Supercomputer wurde dann 1976 am Los Alamos National Laboratory in Betrieb genommen. Der Cray-1 (2) war kommerziell sehr erfolgreich und wurde u. a. zur Kernwaffentestberechnung verwendet. Im Einzelnen hat der Cray-1 ein Gewicht von 5,5 Tonnen, eine Hufeisenform, einen Vektorrechner, Logik-Einheiten, eine Taktfrequenz von 80 MHz, einen Arbeitsspeicher von 8 MB und eine Rechenleistung von 80 MFLOPS

3 5 AMDAHLSCHES GESETZ 3 Abbildung 1: Z3 1 3 Moore sches Gesetz 1965 formulierte Gordon Moor das Moore sches Gesetz. Es ist dadurch charakterisiert, dass alle 18 Monate sich die Anzahl der Transistoren auf einer CPU verdoppelt. In der Vergangenheit ließ sich die Geschwindigkeiteserhöhung allein durch die Erhöhung der Taktrate erreichen. In der jüngeren Vergangenheit wird die Geschwindigkeitserhöhung durch Parallelität auf Prozessorebene erreicht. Dabei ist zu erwähnen, dass die Miniaturisierung langsam ihre Grenzen erreicht. Probleme ergeben sich wenn der Prozessortakt über 4 GHz steigt. Das heißt, dass die Leistungszunahme im Verhältnis zum Kühlungsbedarf unwirtschaftlich wird, und der Kühlungsbedarf viel zu groß ist. 4 Parallelisierung Parallelisierung bezeichnet die Methode, ein Computerprogramm in Teile zu zerlegen, die nebeneinander ausgeführt werden können. Dies hat große Vorteile insbesondere bei der Verwendung von Mehrprozessorsystemen. 5 Amdahlsches Gesetz Bei der Beschreibung der Leistungsfähigkeit von Parallelisierungen hilft das Amdahl sches Gesetz (Abbildung 3). Es wurde 1967 von Gene Amdahl formuliert. Es beschreibt die maximal mögliche Beschleunigung eines parallelen Algortihmus. Dabei ist der Mehraufwand durch Parallelisierung selbst nicht parallelisierbar. Der Speedup (S) wird näherungsweise durch folgende Formel beschrieben: S = 1 1 P (5.1) Wobei P den parallelisierbaren Anteil beschreibt

4 6 AUFBAU EINES HPCS 4 Abbildung 2: Cray Aufbau eines HPCs 6.1 Von Neumann Der Aufbau eines HPC s basiert auf der Neumann-Architektur: Einer Arithmetic Logic Unit, einer Control Unit, eines Memory-Speicherwerk und einer I/O Unit - Eingabe- Ausgabewerk. 6.2 Generelle Funktionsweise Der Programmablauf ist in Abbildung (4) dargestellt. Die dargestellten Komponenten arbeiten Programmbefehle nach folgenden Regeln ab, zunächst nach den Prinzipien des gespeicherten Programms. Das heißt, Befehle sind in einem RAM-Speicher mit linearem (1-Dimensionalem) Adressraum abgelegt. Dabei zeigt ein Befehls-Adressregister, genannt Befehlszähler oder Programmzähler auf den nächsten auszuführenden Befehl. Wichtig ist, das Befehle wie Daten geändert werden können. Die Prinzipien der sequentiellen Programm-Ausführung. Hierbei werden Befehle aus einer Zelle des Speichers gelesen und dann ausgeführt. Normalerweise wird dann der Inhalt des Befehlszählers um Eins erhöht. Dabei gibt es einen oder mehrere Sprung-Befehle, die den Inhalt des Befehlszählers um einen anderen Wert als +1 verändern. Weiter zu erwähnen wäre, dass es einen oder mehrere Verzweigungs-Befehle gibt, die in Abhängigkeit vom Wert eines Entscheidungs-Bit den Befehlszähler um Eins erhöhen oder einen Sprung-Befehl ausführen

5 7 KOMMUNIKATION: NETZWERKE 5 Abbildung 3: Amdahlsches Gesetz 3 Abbildung 4: Von Neumann-Architektur Programmablauf Flaschenhals Der Von-Neumann-Flaschenhals beschreibt den Zusammenhang zwischen dem Verbindungssystem Daten- & Befehlsbus. Dieser wird zum Engpass zwischen Prozessor und Speicher. Insbesondere mit zunehmender Größe des Speichers reduziert sich die Geschwindigkeit der Verbindungssysteme. 7 Kommunikation: Netzwerke Bei Netzwerken sind die beiden wichtigsten Eigenschaften die Bandbreite und die Latenz. Die Bandbreite gibt die maximale Rate an, mit der Daten zwischen den Knoten ausgetauscht werden können. Die Latenz gibt die Zeitspanne an bis das erste Bit vom Sender beim Empfänger angelangt ist.

6 9 WILSON-CLUSTER 6 8 Parallelrechnerlösungen 8.1 Cluster aus Standard-PCs Ein Cluster aus Standard PCs beruht auf der Idee, mehrere günstige Computer zu einem Großen miteinander zu verknüpfen. Mitte der 1990er Jahre kamen die ersten Projekte dieser Art zur Anwendung. Die Ursache hierfür liegt in der erst ab dann günstig verfügbaren Netzwerktechnik und der Tatsache, dass Standard-PCs damals dann so leistungsfähig waren wie Supercomputer älterer Generationen. 8.2 CUDA CUDA ist eine von Nvidia entwickelte Technik, die es Programmierern erlaubt, Programme direkt auf dem Grafikprozessor (GPU) auf der Grafikkarte auszuführen. Besonders bei rechnenintensiven Anwendungen die sich gut parallelisieren lassen, hat CUDA große Vorteile(z.B. Berechnung sehr großer Matrizen). Es existieren spezielle Grafikkarten die über mehrere Hundert Recheneinheiten verfügen können (Referenz (Nov. 2011) Geforce 6000: 448 CUDA Recheneinheiten). 9 Wilson-Cluster Das Wilson-Cluster (5) wurde im Mai 2008 aufgebaut. Er ist nach Kennetz G. Wilson benannt. Er besteht aus 280 Knoten und macht pro Knoten 8 GB RAM. Weiter ist er verbunden über Ehternet und InfiniBand. Die Kosten bei Anschaffung eines Wilson-Clusters betragen 1,3 Mio Euro und seine Rechenleistung besteht in ca. 15 Tefaflops. Abbildung 5: Wilson Cluster

7 11 QUELLANGABEN Probleme beim Betrieb Schwierigkeiten macht das Wilson-Cluster zum einem durch den hohen Stromverbrauch (ca. 300 W pro Knoten) und dem damit verbundenen hohen Kühlungsbedarf. Zudem fällt statistisch gesehen in jeder Woche ein Bauteil defektbedingt aus. 10 Ausblick Eine Alternative die in naher Zukunft zu erkennen ist, bildet z.b. der Ausbau von Cray XT5. Dabei liegt das Ausbauziel im Cray XK6. Die angestrebte Maximalleistung beträgt 30 Petaflops. Pro Rack wären 24 Blades mit jeweils 96 CPUs verbaut. Der Titan wird voraussichtlich 200 Racks besitzen und insgesamt über CPU s bzw GPU s verfügen. Die Fertigstellung ist für Ende 2011 vorgesehen und wird insgesamt ungefähr 100 Mio. US Dollar kosten. 11 Quellangaben Cluster Computing, H.Bauke, S. Mertens, Springer, Berlin, 2006 OpenMP, S. Hoffmann, R. Lienhart, Springer, Berlin, 2008 Linux Clustering, C. Bookman, New Riders, indiana, 2003 CUDA by Example, J. Sanders, E. Kandrot, Addison-Wesley, Boston, 2011