Session 3: Projektvorstellung Transferprojekt itsowl-tt-hapromesy 18. August 2015, Gütersloh.

Transkript

1 Session 3: Projektvorstellung Transferprojekt itsowl-tt-hapromesy 18. August 2015, Gütersloh

2 Agenda Abschlusspräsentation itsowl-tt-hapromesy Einführung Zielsetzung Ergebnisse Resümee und Ausblick it s OWL Clustermanagement GmbH

3 Einführung ixtronics Produkt- und Leistungsportfolio Performante Lösungen für die effiziente Produktentwicklung Mechatronik-Entwicklungssoftware: CAMeL-View Einziges integriertes Werkzeug für die modellbasierte Entwicklung Rapid Control Prototyping: Modell Prüfstand Prototyp Produkt Echtzeitfähige Modelle über die gesamte Entwicklungskette Mechatronik-Entwicklungshardware: TestRig Professional Direkte Steuerung von Hardware-in-the-Loop-Prüfständen Berechnung von Echtzeit-Simulationsmodellen Modellbasiertes Testen und Testautomation Engineering und Consulting Modul- und Gesamtsystementwicklung Modellierung und Entwicklung im Kundenauftrag Schulungen, Technologieberatung, Projektmanagement it s OWL Clustermanagement GmbH

4 Einführung Universität Bielefeld Expertise für Interaktive Intelligente Systeme Zwei 2007 gegründete zentrale wissenschaftliche Einrichtungen der Universität Bielefeld mit Fokus auf Mensch-Maschine Interaktion Maschinelles Lernen Intelligente (Robotik-) Systeme Mitarbeiter: > 280 Wissenschaftler Institut für Kognition und Robotik Exzellenzcluster Kognitive Interaktionstechnologie Arbeitsgruppe Kognitronik und Sensorik Hardware und Software für eingebettete Systeme Ressourceneffiziente Mikroelektronik Anwendungsorientierte Systemintegration it s OWL Clustermanagement GmbH

5 Einführung Ausgangssituation für das Transferprojekt ixtronics bietet Hardware-/Software-Lösungen für den modellbasierten Entwurf mechatronischer Systeme weniger Prototypen + effizienterer Prozess = schneller zum marktreifen Produkt Eigene Entwicklungsplattform: TestRig Professional Hoch optimierte Hardware auf Basis von Mikrocontrollern ixtronics MiniTestRig Hardware Controller Rekonfigurierbare Hardware (FPGA) für die Anbindung externer Komponenten Geringe Leistungsreserven für das Prototyping zukünftiger intelligenter technischer Systeme Evaluierung einer neuen, ressourceneffizienten Systemarchitektur it s OWL Clustermanagement GmbH

6 Agenda Abschlusspräsentation itsowl-tt-hapromesy Einführung Zielsetzung Ergebnisse Resümee und Ausblick it s OWL Clustermanagement GmbH

7 FPGA-basierte Hardwarebeschleunigung für die Prototypenentwicklung mechatronischer Systeme Zielsetzung des Projekts Plattformkonzept für die nächste Generation der Mechatronik-Entwicklungshardware Ressourceneffiziente Systemarchitektur Leistungsfähigkeit durch effiziente Nutzung paralleler Hardware Flexibilität durch programmierbare und rekonfigurierbare Systemkomponenten Kosten- und Flächeneinsparung durch Einsatz hochintegrierter System-on-Chip-Architekturen Enge Hardware-Software-Kopplung für die Auslagerung rechenintensiver Teilfunktionen in Hardwarebeschleuniger Transfer des methodischen Ansatzes it s OWL Clustermanagement GmbH

8 Vorgehensweise AP 1 Aufnahme des IST-Zustands Bewertung der Ressourceneffizienz der aktuellen Implementierungen Identifikation von Kernalgorithmen und Engpässen der Verarbeitung AP 2 Konzeption der neuen Systemarchitektur Systemkonzept auf Basis von FPGA-Logik und eingebetteten Prozessoren Spezifikation der Hardware-Software-Schnittstellen AP 3 Erstellung eines problemspezifischen IP-Katalogs Evaluierung verfügbarer IP-Kerne (vorgefertigte Funktionsblöcke) Bewertung von Leistungsfähigkeit und Flexibilität AP 4 Analyse des Kommunikationsaufwands Evaluierung der Leistungsfähigkeit der Hardware-Software-Schnittstelle für die geplanten Fließkomma-Beschleuniger AP 5 Hardware-Software-Partitionierung Partitionierung von Hardware und Software auf Basis der verfügbaren Funktionsblöcke und des resultierenden Kommunikationsbedarfs AP 6 Maßnahmenkatalog für prototypische Realisierung Beispielhafte Realisierung von Teilfunktionen in Hardware Transfer des Ansatzes zur Integration in die HS/SW-Umgebung von ixtronics it s OWL Clustermanagement GmbH

9 Agenda Abschlusspräsentation itsowl-tt-hapromesy Einführung Zielsetzung Ergebnisse Resümee und Ausblick it s OWL Clustermanagement GmbH

10 IST-Aufnahme Workshop zur IST-Analyse und Vorstellung neuer Technologien Präsentation der aktuellen Hardwareplattform Analyse der Leistungsfähigkeit der eingesetzten Prozessorplattform Integriertes FPGA bisher nicht für Anwendungsbeschleunigung eingesetzt Diskussion möglicher Technologien für eine neue Systemarchitektur Ziel: Einsatz von FPGAs als Hardware-Beschleuniger Plattform: Rekonfigurierbare System-on-Chip-Architekturen (z. B. Xilinx Zynq) Enge Kopplung von FPGA-Logik und eingebetteten Prozessoren FPGA-Logik bietet hohes Beschleunigungspotential durch Parallelverarbeitung (insbesondere für Festkomma-Arithmetik) Leistungsfähigkeit für die benötigten Fließkommaoperationen muss evaluiert werden Realisierung einer Beispielimplementierung zur Demonstration der Machbarkeit und Leistungsfähigkeit des Ansatzes it s OWL Clustermanagement GmbH

11 Ziel-Plattform Xilinx Zynq Rekonfigurierbarer System-on-Chip ARM-basiertes Prozessorsystem ARM Dual-Core Prozessor Integrierter Speichercontroller und Peripherie Software-zentrierter Entwurfsablauf Programmierbare Logik Ermöglicht Erweiterung und Beschleunigung des Prozessorsystems Schnelle Kommunikation zwischen Prozessor und FPGA über AXI-Bus Prozessorsystem Speichercontroller Integrierte Peripherie ARM Dual Core Cortex-A9 AXI Interconnect Anwendungsspezifische Peripherie Anwendungsspezifische Beschleuniger Programmierbare Logik it s OWL Clustermanagement GmbH

12 Ziel-Plattform Xilinx Zynq Rekonfigurierbarer System-on-Chip Integration der Hardwarebeschleuniger Evaluation möglicher Anbindungsvarianten DMA-Einheit bietet besten Kompromiss zwischen Ressourcenbedarf, Leistungsfähigkeit und Flexibilität Prozessorsystem Speichercontroller Integrierte Peripherie ARM Dual Core Cortex-A9 AXI Interconnect Anwendungsspezifische Peripherie Programmierbare Logik AXI DMA Fließkomma- Beschleuniger it s OWL Clustermanagement GmbH

13 Ziel-Plattform Abschätzung der Leistungsfähigkeit Evaluierung der Leistungsfähigkeit der Architektur für Fließkomma-Berechnungen Aktuelle Plattform MPC5200: 400 MFLOPS (1) Zynq Prozessorsystem: FPGA-Logik (Z ): MFLOPS MFLOPS Vielzahl möglicher Realisierungsalternativen auf dem FPGA Optimierung bezüglich Ressourcenbedarf, Taktfrequenz und Latenz möglich Evaluierung der Varianten mit Hilfe einer entwickelten Testumgebung auf dem Xilinx Zynq Baustein (1) MFLOPS: Millionen Floating-Point Operationen pro Sekunde it s OWL Clustermanagement GmbH

14 Systemintegration Beispielimplementierung Prototypische Implementierung: FFT (Fast Fourier Transform) Systemarchitektur Dual-Core Processor (ARM Cortex A9) Integration alternativer oder zusätzlicher IP-Kerne möglich DDR3 AXI_LITE AXI_MM2S AXI_S2MM AXI GPIO AXI DMA Fast Fourier Transform Floating Point Real: 32 bit Imaginary: 24 bit AMBA Interconnect it s OWL Clustermanagement GmbH

15 Systemintegration Beispielimplementierung Prototypische Implementierung: FFT (Fast Fourier Transform) Realisierung auf Xilinx Zynq Z-7020 it s OWL Clustermanagement GmbH

16 Systemintegration Beispielimplementierung Prototypische Implementierung: FFT (Fast Fourier Transform) Evaluierung in Simulation und in realer Systemumgebung it s OWL Clustermanagement GmbH

17 Systemintegration Beispielimplementierung Prototypische Implementierung: FFT (Fast Fourier Transform) Analyse von Leistungsfähigkeit und Ressourcenbedarf Beispiel: 4096 Abtastpunkte Geschwindigkeit Beschleunigung ARM-Prozessorsystem vs. Originalplattform: Faktor 2,2 Zusätzliche Beschleunigung durch FPGA-Logik: Faktor 8,3 Ressourcenbedarf der FPGA-Implementierung (Xilinx Z-7020) Basissystem (ohne Beschleuniger): 7% der verfügbaren Ressourcen FFT-Block: 15% der verfügbaren Ressourcen Weitere Beschleunigung durch zusätzliche parallele Verarbeitungseinheiten möglich Beispiel: bis zu fünf parallele FFT-Blöcke Andere Verarbeitungseinheiten oder zusätzliche Schnittstellenkomponenten it s OWL Clustermanagement GmbH

18 Agenda Abschlusspräsentation itsowl-tt-hapromesy Einführung Zielsetzung Ergebnisse Resümee und Ausblick it s OWL Clustermanagement GmbH

19 Resümee und Ausblick Resümee Hybride Systemarchitektur erfolgreich entwickelt, prototypisch umgesetzt und evaluiert Systemplattform flexibel erweiterbar Hohe potentielle Leistungsfähigkeit aber umfangreiches interdisziplinäres Wissen in den Bereichen Softwareentwicklung, Hardwareentwicklung und Systemintegration notwendig Übertragbarkeit der Ergebnisse durch Maßnahmenkatalog und Tutorials gewährleistet Ausblick Systemarchitektur kann als Basis für die nächste Generation der Entwicklungshardware dienen Integration und Evaluierung weiterer IP-Kerne it s OWL Clustermanagement GmbH

20 Vielen Dank für Ihre Aufmerksamkeit!