REFERAT ÜBER RAM-MODULE:



Ähnliche Dokumente
RAM - Random Access Memory

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1

einfache DRAMs sind heute nicht mehr erhältlich, sondern nur noch die schnelleren DRAM-Varianten...

Referat von Sonja Trotter. Hauptspeicher / Arbeitsspeicher / Speicher / RAM

Notizen-Neuerungen PC- HAUPTSPEICHER

In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher

Modul 304: Personalcomputer in Betrieb nehmen Thema: Speicher. Speicher / Memory V 1.0. Technische Berufsschule Zürich IT Seite 1

Digitaltechnik II SS 2007

B Hauptspeicher und Cache

B Hauptspeicher und Cache

Inhaltsverzeichnis. 1. Die Unterteilung des internen Speichers in ROM und RAM Seite Der ROM-Speicher Seite Der RAM Speicher Seite 4

E Hauptspeicher und Cache

E Hauptspeicher und Cache

Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM

Rechnerorganisation. 1. Juni 201 KC Posch

DIE EVOLUTION DES DRAM

IT für Führungskräfte. Zentraleinheiten Gruppe 2 - CPU 1

Speicherkapazität und Zugriffszeit einiger. Informationsspeicher. Informationsspeicher

2. Ansatzpunkt: Reduktion der Penalty Early Restart und critical word first

In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.

Computer-Systeme. Teil 3: Das Boxmodell von Variablen

Computer-Systeme Teil 3: Das Boxmodell von Variablen

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13

Digitaltechnik II SS 2007

Nicht flüchtige Speicher: Nicht löschbar: ROM, PROM (z.b. System). löschbar: EPROM, EEPROM, Flash (z.b. BIOS).

RO-Tutorien 3 / 6 / 12

3. Rechnerarchitektur

Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung

Fachbereich Medienproduktion

1 Architektur von Rechnern und Prozessoren Cache-Speicher (11) Ersetzungsstrategie

Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für

In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse

Mikrocomputertechnik. Systembus. Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O

Ram/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12

Technische Grundlagen der Informatik

Arithmetische und Logische Einheit (ALU)

19. Speicher Überblick Entwicklung: Speicherchips

Mikrocomputertechnik. 5. Systembus R/W. Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O. Der Ablauf erfolgt in zwei Schritten:

Halbleiterspeicher. Halbleiterspeicher

Flüchtige Halbleiterspeicher: statisch: SRAM (für Caches). dynamisch: DRAM (für Arbeitsspeicher).

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur. Speicher

Einfluss der Taktfrequenz von DDR SDRAM und des Prozessors auf die Speicherperformance eines Computers

Speicher Typen. TI-Übung 5. Speicher SRAM. Speicher DRAM. SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Speicher, Caches

Rechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1

é Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus

Grundlagen der Rechnerarchitektur. Speicher

Cache-Speicher. Design Digitaler Systeme. Prof. Dr.-Ing. Rainer Bermbach

Arbeitsspeicher. 2.5 Arbeitsspeicher

Teil VIII Von Neumann Rechner 1

Ferner müssen die DIMMs folgenden Spezifikationen entsprechen : 2,5 V 184-polige Module Maximale Anzahl Speicherbausteine auf den DDR-SDRAM-Modulen: 1

4 DRAM-Varianten (2) 4 DRAM-Varianten. 4 DRAM-Varianten (4) 4 DRAM-Varianten (3)

Hauptspeicher H.1.1 Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik :

Elektrizitätslehre und Elektronik. Halbleiterspeicher

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.

Tutorium Rechnerorganisation

Lerndokumentation. Arbeitsspeicher. Lerndokumentation Arbeitsspeicher. Ausbildung Vorlehre Informatik. Autor: Ramon Schenk

Speicher. Speicher. Speicherhierarchie. Speicher. Interessante Zahlen:

Erweiterung von Adressraum und Bit Tiefe

Mikroprozessortechnik Grundlagen 1

Vorlesung. Technologische Grundlagen der Informationsverarbeitung. Speicherung von Daten. Dipl.-Ing. Gert Martin

Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7)

Quiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset.

Das Innenleben. Der Prozessor. Chipsatz und BIOS

Eine Möglichkeit: Latch als Speicherzelle

Rechnerstrukturen. 5. Speicher. Inhalt. Vorlesung Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1.

ZENTRALEINHEITEN GRUPPE

1. Basiskomponenten eines Rechners 1.3 Befehlssatzarchitekturen (1) Mehr Flexibilität beim Datenzugriff. Vier Klassen von Befehlssatz-Architekturen

Cache Grundlagen. Schreibender Cache Zugriff. SS 2012 Grundlagen der Rechnerarchitektur Speicher 22

Philipp Grasl PROZESSOREN

Theorie der Programmiersprachen

5 Zusammengesetzte und reguläre Schaltungsstrukturen

Technische Grundlagen der Informatik

2. Halbleiterspeicher

Cache Blöcke und Offsets

Das Motherboard (Hauptplatine) beinhaltet Prozessor (CPU), Speicher (RAM) Anschlüsse für interne Disks, Steckkarten, Anschlüsse nach aussen

Interdisziplinäres Laborpraktikum. Master ET. Versuch 783. Digitale Speicher

Zusammenhang Interrupt, Befehlszyklus, indirekte Adressierung und Mikroprogramm [Stallings, Kap. 15, S ]

Einführung in Computer Microsystems 8. Speicher, PLLs, Busse

SRAM-Zelle Lesevorgang

Adressierung von Speichern und Eingabe- Ausgabegeräten

6 Exkurs: Assoziativspeicher

6 Exkurs: Assoziativspeicher (2) 6 Exkurs: Assoziativspeicher. 7.1 Speicherhierarchie. 7 Caches

2 Rechnerarchitekturen

Wie groß ist die Page Table?

I. EINLEITUNG. Auf den folgenden Seiten wünsche ich Ihnen viel Vergnügen beim Lesen und bedanke mich für Ihr Interesse.

Inhalt. Prozessoren. Curriculum Manfred Wilfling. 28. November HTBLA Kaindorf. M. Wilfling (HTBLA Kaindorf) CPUs 28. November / 9

Busse. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg

Busse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009

als Powerpoint-Präsentation bestellen unter bzw.

8. SPS Komponenten: Beschreibung der Hardware-Komponenten einer SPS samt deren Eigenschaften

Klausuraufgaben: Hardware (1.) Notieren Sie die Namen der Schnittstellen!

Aufbau und Funktionsweise eines Computers

Grundlagen der Informatik

Rechnernetze und Organisation

Automation und Prozessrechentechnik

Transkript:

REFERAT ÜBER RAM-MODULE: I N H A L T : M O D U L F O R M E N R A M - T y p e n T A K T R A T E N D A T E N R A T E N B U R S T - M O D I D Y N A M I S C H E S - R A M S T A T I S C H E S - R A M C O L U M N -, R O W A D R E S S E S B U R S T - M O D I zb. (5-2-2-2) 1st. & 2nd. - L E V E L C A C H E Q U E L L E N V E R Z E I C H N I S

M O D U L F O R M E N : S I M M s ( SINGLE- INLINE- MEMORY- MODULE ) SIMM das sind Speicherbausteine welche die CPU unterstützen. Sie sind in Speicherbänke von null und eins aufgeteilt und mit vier SIMM-Sockeln pro Bank versehen. Man benötigt also für eine CPU die 32 Datenbit unterstützt vier 30-polige SIMM s die jeweils in 8 BITbreiten organisiert sind. Die Speicherkapazität eines solchen SIMMS beträgt 256 Kbyte- 4Mbyte. DIMM s (DUAL- INLINE- MEMORY- MODULE) DIMM s unterscheiden sich nur gering von SIMM-Modulen, und zwar darin das bei SIMM-Modulen die gegenüberliegenden Kontakte auf der Platine miteinander verbunden sind und bei DIMM s eben nicht. Dadurch verdoppelt sich die Busbreite trotz gleichbleibender physikalischer breite. DIMM s sind heute meist 168-Polige Module und unterstützen meistens einen 68-Bit Bus. DIMM s werden vorwiegend mit SDRAM s bestückt wobei auch EDORAM s verwendet werden. S-DIMM s (SYNCRON- DUAL-INLINE- MEMORY- MODULE) SDIMM s unterscheiden sich von SIMM s und DIMM s darin das sie über ein Taktsignal verfügen das synchron zum Prozessortakt arbeitet. Daher erfolgt die Datenübertragung nicht mehr so langsam wie bei der asynchronen Weise der SIMM s und DIMM s. Dies kommt schon zu tragen bei einer Taktrate von 66 MHz und erstrecht bei Taktraten von mehr als 100 MHz. SDIMM Module verfügen über eine Datenbreite von 64- Bit, wodurch die paarweise Anordnung wie bei SIMM s und DIMM s auf den Speicherbänken entfällt. SDIMM S arbeiten durch ihre synchrone Betriebsart auch sehr viel stabiler.

RAM-TYPEN E D O - RAM: (E X T E N D E D - D A T - O U T P U T - RAM) Das EDO-RAM ist eine DRAM Technologie, die durch ein längeres bereitstellen der Daten am Speicherausgang die Lesezyklen verkürzt. Das EDO-RAM wird vorwiegend zur Erweiterung des CACHE-SPEICHERS verwendet. Ein EDO-RAM Puffert den zuletzt vom Prozessor angeforderten Wert. Und somit kann der Prozessor bei der nächsten Anforderung des Speicherinhalts diesen gepufferten Wert gerade aus dem EDO-RAM holen. Dadurch ist EDO-RAM theoretisch bis zu einem drittel schneller als ein normales RAM da ein Zugriff vom Prozessor entfällt. S D - RAM (S Y N C H R O N O U S - D Y N A M I C - RAM) Ein SD-RAM ist ein Speicher der mit Hilfe eines Taktgebers Synchronisierte Ein- und Ausgaben liefert. SD-RAM s können wesentlich schneller ausgelesen werden da sie intern in mehrere Bänke aufgeteilt sind und so abwechselnd betrieben werden können. SD-RAM s können mit einer Frequenz von bis zu 125 MHz betrieben werden. D D R - RAM (D O U B L E - D A T A - R A T E - RAM) Ein DDR-RAM nutzt die steigende wie auch die fallende Flanke eines Impulses als Taktimpuls. Und so kann die Taktrate verdoppelt werden, wodurch sich auch die Transferrate im vergleich zur Standarttechnik mit nur einer Flanke verdoppelt. R D RAM (R A M B U S - D Y N A M I C - RAM) Das RD-RAM ist eine neue Speichertechnologie von RAMBUS Inc. Es ist ein dynamisches RAM d.h. Standart D-RAM s verlieren innerhalb kürzester Zeit ihren Speicherinhalt und werden durch einen sogenannten Refresh regelmäßig aufgefrischt. Während die schnelleren und auch teureren S-RAM s ihren Speicherinhalt solange behalten bis der PC ausgeschaltet wird. Der Arbeitsspeicher ist z.b. in D-RAM s aufgebaut. Das RD-RAM ist so besonders, weil es eine sehr hohe Datentransferrate, aufgrund eines schmalen aber auch sehr schnellen Kanals bringt. Dieses RAM wird von dem sogenannten RAM-BUS angesprochen.

UNTERSCHIEDE VON: 1.) T A K T R A T E 2.)B U R S T- M O D E 3.)D A T E N R A T E 1.TAKTRATE Der Takt bei einem PC läßt sich vergleichen mit der Drehzahl eines Motors. Der Takt eines Prozessors z.b. wird in Megaherz (Millionen Takte die Sekunde) gemessen. Je höher also die Taktfrequenz des Rechners desto schneller arbeitet er. Wobei die verschiedenen Bauteile in einem PC mit unterschiedlichen Taktfrequenzen arbeiten. Da diese Einheiten aber zusammenarbeiten müssen, bremsen sie sich gegenseitig aus. Der Arbeitsspeicher in einem PC ist die langsamste Einheit in diesem System. 2.BURST-MODE Ein Burst beschreibt in der Computertechnik mehrere aufeinanderfolgende Speicherzugriffe. Die Länge eines Burst-Zyklus ist systemabhängig. Intel-CPU s arbeiten üblicherweise mit einem 4er-Burst z.b.(8-3-3-3). Im 1.Zyklus (dem Leadoff ) wird die Adresse der Speicherzelle dem RAM übertragen. Also braucht die CPU acht Takte um die Startadressen anzulegen. Diese Adressen werden einmal in eine Zeilenadresse(Row) und einmal in eine Spaltenadresse(Column) unterteilt. Da z.b. ein D-RAM als Matrize in Columns und Rows organisiert ist. Anschließend liest sie in jeweils drei Takten die nächsten drei Datenworte. Dies geht schneller weil die CPU keine neue Adressen anlegen muß. Früher ging das so vonstatten das erst eine Zeilenadresse vergeben wurde, dann wurde eine Spaltenadresse vergeben, und dann konnten erst die Daten ausgelesen werden. Und dies mußte bei jedem Burst-Zyklus wiederholt werden. Wobei die Zeilenadresse nur einmal vergeben wird und die Spaltenadresse jedesmal neu angelegt werden mußte. Danach wurde das Ganze ein wenig verschnellert in dem man während man die Spaltenadresse anlegte, schon die Daten auslesen konnte.heute ist es so das nur noch eine Zeilenadresse dann eine Spaltenadresse vergeben wird und dann werden alle Daten ausgelesen. 3. DATENRATE Die Datenrate gibt an, wie schnell das System es schafft, Datenpakete von z.b. 80Mbyte in einer gewissen Zeit von etwa 1.sec. vom Medium (der Festplatte) zum ersten Pufferspeicher(Cache) zu übertragen. Das Datenpaket wird von der Festplatte gelesen und dann werden die Daten in der richtigen Reihenfolge auf den Datenbus geschrieben. Beim Lesen werden immer mehr Daten gelesen als angefordert wurden. Denn es ist anzunehmen das benachbarte Daten ebenfalls benötigt werden. Wie schnell und wieviel Daten übertragen werden können, hängt davon ab, wie groß der Zwischenspeicher (der Cache; 256 KB-512 KB) ist, und wie schnell der Datenbus arbeitet.

E R L Ä U T E R U N G Z U : D Y N A M I S C H E S -RAM S T A T I S C H E S -RAM o C O L U M N R O W-ADRESSES Dynamisches -RAM (D-RAM) D-RAM s verlieren innerhalb kürzester Zeit ihren Speicherinhalt; damit dies nicht geschieht werden die Inhalte regelmäßig aufgefrischt (Refreshed). Das bedeutet, der Speicherinhalt wird ausgelesen und wieder zurück geschrieben. Kommt es einmal nicht zu dem sogenannten Refresh, können einzelne Bits kippen und den Dateninhalt verfälschen. Normalerweise arbeiten D-RAM s aber noch mit einem 100stel der normalen Refresh-Rate fehlerfrei. STATISCHES RAM (S-RAM) S-RAMs sind um einiges schneller als D-RAMs da sie keinen Refresh benötigen. Diese Art von RAM speichert die Daten in einer Art Flip-Flop-Verfahren. Für dieses Verfahren benötigt man zwei Transistoren pro Bit, was dieses RAM auch sehr teuer macht. Es ist aber auch stromsparender als ein normales D-RAM. S-RAM s werden normalerweise nur für den 2nd. Level Cache(Schneller Zwischenspeicher) eingesetzt. COLUMN UND ROW ADRESSES Die Column-Adresse ist die Spaltenadresse in einem Burstmode. Die Row-Adresse ist die Zeilenadresse in einem Burstmode. Diese Adressen müssen vergeben werden, damit das System genau weiß wohin es im RAM, die Daten die übertragen werden, schreiben soll.

1st. UND 2nd. LEVEL CACHE 1st. LEVEL CACHE Der 1 st.level Cache ist normalerweise zwischen die CPU und die DRAMs geschaltet. Er arbeitet also auch mit der selben Taktrate wie die CPU. Er besteht ausschließlich aus SRAMs da wie wir ja wissen diese schneller arbeiten als normale DRAMs. Mit einer Zugriffszeit von 9-3ns. Beim lesen der Daten überprüft das System, ob die Daten schon im Cache-Speicher vorhanden sind. Was bis zu 95% der Fall sein kann. Ist dies nun der Fall, dann können die Daten aus dem schnellen Speicher(Cache) gelesen werden, ansonsten werden sie aus dem langsamen DRAM gelesen. 2nd. LEVEL CACHE Der 2nd. Level Cache befand sich früher normalerweise außerhalb des CPU Gehäuses und konnte so bei Bedarf auch aufgerüstet werden. Denn die Kapazität war meist wesentlich geringer als die der üblichen Speicherauslegung. Der 2nd. Level Cache ist ein schneller Zwischenspeicher und befindet sich mittlerweile auch im CPU Gehäuse. Und da in einem Programm die einzelnen Programmteile oder Datenvariablen immer wieder benötigt werden, kann man mit diesem Zwischenspeicher ganz beachtliche Steigerungen der Verarbeitungsgeschwindigkeit erzielen, vorausgesetzt die Daten stehen aus dem Cache zur Verfügung. ALSO: Der Prozessor holt seine Anweisungen und Daten aus dem 1st. Level Cache, dieser aus dem 2nd. Level Cache, dieser aus dem Hauptspeicher und dieser wiederum von der Festplatte.

QUELLENVERZEICHNIS: www. Tu-darmstadt. de www. dudkowski. de www.tecchannel.de www.pc-faq.de www.speicher.de PC-WERKSTATT von Klaus Dembowski