Ideale Impulsglieder ohne Einsatz von RC-Gliedern und nicht getaktete (asynchrone) JK-Flipflops 0. Einleitung Ein Versuch, die Darstellungen des RS-Flipflops in der Literatur und im Internet zu erklären Für alle nachfolgenden Betrachtungen wird davon ausgegangen, dass die Flipflops mit NOR-Gattern aufgebaut werden. Bei NAND-Gattern gelten die entsprechenden Umformungsregeln. Schlägt man in Fachbüchern und Enzyklopädien nach, so findet man bei der Darstellung des RS Flip-flops und in den dazu gehörigen Wahrheitstabellen Aussagen wie R=S=1 ist instabil oder metastabil oder führt zu einem instabilen Zustand. An anderen Stellen findet man Aussagen wie R=S=1 ist verboten oder muss unbedingt vermieden werden bzw. "Race condition". Jedem Praktiker ist einleuchtend, dass er einen völlig stabilen Zustand erhält, wenn er an beide Eingänge R=S=1 anlegt. Dann haben beide Ausgänge 0-Signal also überhaupt keine Instabilität. Auch in Uni-Foren tritt die Frage auf: Was ist bei R=S=1 instabil? Versucht man die Hintergründe dieser Aussagen zu verstehen, so muss man 3 Varianten betrachten. 1. Variante: R=S=1 ist verboten oder unbedingt zu vermeiden Hierbei gehen die Verfasser sicher davon aus, dass das RS-Flipflop ausschließlich als Speicher dienen soll. Das bedeutet, die Zustände bei allen möglichen Eingangsbelegungen sollen gespeichert werden können. Gespeichert wird der Zustand durch Übergang zu R=S=0. Das Speichern des aktuellen Zustandes ist aber nur bei Übergang von R S > R=S=0 möglich. War vorher R=S=1 dann ist nicht sicher in welchen Zustand das Flipflop kippen wird. Also wird R=S=1 kurzerhand verboten. Für viele Fälle sicher eine sinnvolle Einschränkung, aber auf die sollte dann auch explizit hingewiesen werden. Die Wahrheitstabelle, in der R=S=1 als verboten markiert ist, ist eigentlich keine Wahrheitstabelle, die die Eigenschaft der beiden rückgekoppelten Gatter widerspiegelt, sondern sie ist eine eingeschränkte Tabelle, die definiert, wie sich der Anwender die Funktion des RS-Flipflops wünscht (Definitionstabelle). Die gemachte Einschränkung ist nicht von der Schaltung verursacht, sondern eine Einschränkung durch den Autor. Trotz des Verbotes kann R=S=1 sinnvoll verwendet werden. 2. Variante: R=S=1 ist instabil oder metastabil Offenbar der gleiche Grundgedanke wie unter der 1. Variante, dass jede Eingangsbelegung speicherbar sein muss. Jedoch wird hier i.a. die Eingangsbelegung R=S=1 nicht verboten. Ihr wird ganz eindeutig in der Wahrheitstabelle für beide Ausgänge 0 zugeordnet. Für eine ganzheitliche Betrachtung der Schaltung korrekt. In den weiteren Beschreibungen wird dann jedoch dieser Zustand als instabil/metastabil bezeichnet, in offensichtlichem Widerspruch zur eigenen Wahrheitstabelle und zur Realität. Auch in diesem Fall denkt man aber wieder bereits einen Schritt weiter in Richtung Speicherung des Zustandes, was natürlich nicht möglich ist. Diese Instabilität kann aber nur auftreten, wenn R=S=0 folgt, also nicht bei R=S=1 in der Wahrheitstabelle, sondern bei R=S=0! Zu dieser Variante findet man m.e. mitunter geradezu absurde Vergleiche mit mechanischen Einrichtungen 3. Variante: R=S=1 führt zu einem instabilen oder metastabilen Zustand Diese Aussage ist nur dann richtig, wenn darauf R=S=0 folgt. Das muss aber nicht zwangsläufig sein. Es muss also auch hier auf die gemachte Einschränkung hingewiesen werden. Ansonsten gelten auch die zur 2. Variante gemachten Bemerkungen. Viele Autoren könnten hier einen wesentlichen Beitrag zur besseren Verständlichkeit ihrer Darstellungen leisten, wenn sie auf die gemachten Einschränkungen hinwiesen. Das gilt insbesondere für die 1. Variante und 3. Variante. Schwieriger wird es m.e. für die 2. Variante eine korrekte Erklärung zu finden. Eine weitere Nachlässigkeit ist häufig der Begriff Flankensteuerung. Gemeint sind fast immer Taktflanken eines separaten Taktsignals. Das sollte so auch geschrieben werden, denn es gibt auch eine Flankensteuerung an den Eingängen. Und diese Unterscheidung ist wichtig. Hiervon ist besonders das JK-Flipflop betroffen. 1. Ziel des Artikels Der Artikel sollte in seiner Urfassung eine Diskussionsgrundlage bilden, weil aus meiner Sicht die in der Literatur und im Internet aufgeführten Eigenschaften von RS-Flipflops häufig nicht umfassend und korrekt angegeben sind. Damit sind iim Allgemeinen auch die daraus abgeleiteten Schlussfolgerungen nicht richtig. Außerdem wird vielen das Verständnis dieser eigentlich trivialen Schaltung erschwert. Der Artikel soll deutlich machen, dass die Belegung R=S=1 nützlich sein kann und deshalb bei einer allgemeinen Darstellung des RS-Flipflops berücksichtigt werden muss. Daraus ergibt sich z.b. die Möglichkeit nicht getaktete (asynchrone) JK-Flipflop-Schaltungen zu realisieren. Inzwischen zeigen sich im deutschen und englischen WIKIPEDIA positive Ansätze einer korrekten Darstellung. Näheres hierzu ist zu finden auf meiner Hompage ( http://www.rs-flip-flop.de ). Dipl.-Ing.(TU) Klaus-Eckart Schulz 12. Überarbeitung (Nov. 2010) Seite 1
2. Allgemeines und Neues zu RS-Flipflops Das einfachste und am weitesten verbreitete Flipflop ist das RS-Flipflop. Die z.b. aus NOR-Gattern gebildete Grundschaltung hat das bekannte in Abb. 1 gezeigte Aussehen: Abb.1 RS-Flipflop Ein 1-Signal am Setzeingang S (während an dem Rücksetzeingang R ein 0-Signal anliegt) setzt den Ausgang Q 1 auf 1 und den Ausgang Q 2 auf 0. Umgekehrt setzt ein 1-Signal am Rücksetzeingang R (während an dem Setzeingang S ein 0-Signal anliegt) den Ausgang Q 2 auf 1 und den Ausgang Q 1 auf 0. 1-Signal entspricht High-Pegel 0-Signal entspricht Low-Pegel Eine anschließende Belegung beider Eingänge S und R mit 0-Signal bewirkt eine Speicherung des Ausgangszustandes. In diesen Fällen sind die beiden Ausgangssignale immer negiert zueinander. Deshalb wird i.a. auf eine Unterscheidung durch Angabe von 2 Ausgangsvariablen verzichtet, und der Ausgang Q 1 in Abb. 1 wird mit Q und der andere mit bezeichnet. Das ist für die meisten Anwendungsfälle auch vernünftig und ausreichend. Eine Belegung beider Eingänge mit 1-Signal wird aber in der Literatur häufig verboten (siehe 0. Einleitung). In diesem Fall haben beide Ausgänge 0-Signal, sind also nicht mehr zueinander negiert. Dieser Zustand kann nicht gespeichert werden! Das ist aber noch kein Problem. Ein Problem tritt erst dann auf, wenn nach dieser Eingangsbelegung beide Eingänge 0-Signale erhalten. Dann ist nämlich ungewiss, welchen Zustand das Flipflop einnehmen wird. Hier liegt das eigentliche Problem: Es ist meiner Ansicht nach falsch, die Belegung beider Eingangskanäle mit 1 bei NOR-Gattern bzw. 0 bei NAND-Gattern zu verbieten oder als unzulässig zu bezeichnen. Richtig ist, dass einer 1-Belegung beider Eingänge bei NOR-Gattern keine unmittelbare 0-Belegung beider Eingänge folgen darf (bei NAND-Gattern gilt entsprechend der negierte Fall). Es ist durchaus sehr sinnvoll, diese zusätzliche Eingangsbelegung mit in die Betrachtung einzubeziehen, wie der Artikel zeigen wird. Allerdings ergibt sich damit auch die Notwendigkeit, beide Ausgänge getrennt zu betrachten (also z.b. Q 1 und Q 2), da sie nicht immer zueinander negiert auftreten, sondern auch beide gleichzeitig 0-Signal ausgeben können. 3. Allgemeines und Neues zu Impulsgliedern Bei den hier betrachteten Impulsgliedern handelt es sich um solche, wie sie zur Erzeugung von Impulsen, die z.b. zur Ansteuerung von Flipflops eingesetzt werden können, benötigt werden. Hierzu dienen i.a. RC-Glieder, die z.b. vor den Setz- und/oder Rücksetzeingang geschaltet werden (siehe Abb. 2). Ein 1-Signal an den RC-Kombinationen bewirkt, dass nur ein Impuls an den S- bzw. R-Eingang des Flipflops gelangt, der ausreicht, um das Flipflop in den entsprechenden Ausgangszustand zu schalten. Für die Zeitkonstante t=rc ergeben sich 2 widersprüchliche Forderungen: 1. Sie muss groß genug sein, damit das Flip-Flop sicher schalten kann. 2. Sie soll möglichst klein sein, damit der Kondensator schnell entladen wird, um einen erneuten Impuls zu ermöglichen. Aus diesen beiden Forderungen muss ein Kompromiss gefunden werden. Solche RC- Glieder schränken die Grenzfrequenz stark ein. Abb. 2 RS-Flipflop mit RC-Gliedern Welche grundlegenden Forderungen sind an ein ideales Impulsglied für solche Einsatzfälle zu stellen? - Form des Ausgangssignals: möglichst Rechteckimpuls. - Dauer des Ausgangssignals: so kurz wie möglich bzw. so lang wie nötig. - Erholzeit: extrem kurz Das ideale Impulsglied sollte eine weitere Eigenschaft haben, deren Bedeutung aber erst bei der späteren Anwendung deutlich erkennbar wird: Es sollte solange keinen weiteren Impuls zulassen, solange dazu keine Notwendigkeit besteht. D.h., wenn das RS-FF gesetzt wurde, wird solange kein weiterer Setz-Impuls zugelassen, bis das RS-FF zurückgesetzt wurde. Entsprechendes gilt für das Rücksetzen. Solch ein ideales Impulsglied soll jetzt beschrieben werden. Die Realisierung der minimal möglichen Impulslänge wird erreicht durch eine Rückmeldung des durch den Impuls auszulösenden Schaltvorganges. Dipl.-Ing.(TU) Klaus-Eckart Schulz 12. Überarbeitung (Nov. 2010) Seite 2
Und so sieht das ideale Impulsglied (IIG) aus (s. Abb. 3): Es besteht aus den beiden Flipflops FF1 und FF2, die in geeigneter Weise ver schaltet sind. Es hat einen Eingang E, der unter bestimmten Bedingungen, wie noch erläutert wird, das Ausgangssignal am Ausgang A aktiviert. Der Eingang R m ist für den Empfang der Rückmeldung bestimmt. Die Schaltung hat folgende Eigenschaften: - Nur wenn an E eine Signaländerung von 0->1 auftritt, während an R m 0-Signal anliegt, wird das Ausgangssignal am Ausgang A aktiviert (Übergang von 0->1) - Sofort nach Erhalt der Rückmeldung (1-Signal an R m ) erhält der Ausgang A wieder 0-Signal und das Impulsglied ist sofort wieder bereit, bei einem erneu ten 0->1 Übergang an E ein Signal an A auszugeben. Abb. 3 Ideales Impulsglied (IIG) Es ist zu beachten, dass nur bei einer Änderung an E von 0 auf 1 (bei 0 an R m ) eine Reaktion am Ausgang A auftritt. Liegt am Eingang E 1-Signal und R m schaltet von 1 auf 0, dann erfolgt keine Reaktion am Ausgang A. Dieses Impulsglied erfüllt ideal die o.g. Forderungen. Der Aufbau dieses Impulsgliedes mit NAND-Gattern ist äquivalent. D.h., die NOR-Gatter werden durch NAND-Gatter, alle Eingänge und Ausgänge sowie Signalfolgen durch die invertierten Werte ersetzt. Um die Funktionsweise dieser Schaltung besser verstehen zu können, soll noch der Zustandsgraph (s. Abb. 4) dargestellt werden. In den Kreisen sind die Zustände durch Angabe der Ausgangssignale der beiden Flipflops dargestellt. Darunter befindet sich eine Ziffer, die den Zustand kennzeichnet. Eine nichtinvertierte Angabe bedeutet 1-Signal, die invertierte Angabe bedeutet 0-Signal. Kann an einem Flipflop-Ausgang sowohl 0- als auch 1-Signal auftreten (abhängig von der Eingangsbelegung, wenn diese mehrere Möglichkeiten zulässt), dann wird dieser Ausgang mit * markiert. Der Übergang von einem Zustand zu einem anderen erfolgt durch eine Veränderung der Eingangsbelegungen. Auch hier bedeutet wieder die nichtinvertierte Angabe 1-Signal bzw. die invertierte Angabe 0-Signal. Ist der Übergang unabhängig von dem Signal eines bestimmten Einganges, so wird dieser Eingang mit einem * markiert. Er kann dann sowohl 0- als auch 1-Signal führen. Das + kennzeichnet eine ODER-Verknüpfung. Mit diesen Vereinbarungen wird die Zustandsgraph-Darstellung sehr kompakt und übersichtlich. Es wird deutlich, dass diese Schaltung in der gewünschten Weise nur dadurch funktioniert, dass eine gleichzeitige Belegung der Eingänge eines Flipflops mit 1-Signal (bei NAND- Gattern 0-Signal) möglich ist und zugelassen wird. Das Ausgangssignal A (identisch mit A 1 )wird aktiviert mit Zustand 4 und deaktiviert mit Zustand 1, nachdem die Rückmeldung erfolgte. Abb. 4 Zustandsgraph Dipl.-Ing.(TU) Klaus-Eckart Schulz 12. Überarbeitung (Nov. 2010) Seite 3
Das vereinfachte Impulsdiagramm dieser Schaltung sieht folgendermaßen aus: E R m A Abb. 5 Impulsdiagramm des idealen Impulsgliedes Damit wurde ein ideales Impulsgatter für die genannten Forderungen gefunden. Es soll jetzt noch gezeigt werden wie es praktisch genutzt werden kann, um z.b. ein nicht getaktetes JK-Flipflop aufzubauen. 4. Aufbau eines nicht getakteten (asynchronen) JK-Flipflops Dazu wird ein RS-Flipflop verwendet, dem vor jeden Eingang das oben abgeleitete ideale Impulsglied geschaltet ist. Die Ausgänge dieses RS-Flipflops sind die Signale für die Rückmeldung, die jetzt nur noch an die R m-eingänge der idealen Impulsglieder zurückgeführt werden müssen. Der Aufbau eines nichtgetakteten JK-Flipflop ist in Abb. 6 dargestellt. Werden beide Eingänge J und K miteinander verbunden, erhält man einen Frequenzteiler. Auch hier sei noch einmal darauf hingewiesen, dass der gesamte Aufbau mit NAND-Gattern erfolgen kann. Das RS-Flipflop am Ausgang wird immer beide Ausgangssignale negiert zueinander ausgeben. Deshalb kann hier wieder die übliche Bezeichnungsweise angewendet werden. Dieses JK Flipflop ist nicht taktgesteuert und arbeitet damit asynchron. Das Besondere dabei ist, dass die Eingänge J und K flankengetriggert sind. Das bedeutet, dass das Flipflop in die jeweilige Ausgangslage kippt, wenn am entsprechenden Eingang eine Signaländerung von 0 nach 1 erfolgt. Dabei spielt es keine Rolle ob am anderen Eingang 0- oder 1-Signal anliegt. Grund dafür sind die Eigenschaften des vorgestellten idealen Impulsgliedes. Erreicht werden diese Eigenschaften durch die Nutzung der bisher missachteten/verbotenen Eingangsbelegung der RS-Flipflops. J Setz-Eingang K Rücksetz-Eingang Q Ausgang Abb. 6 Nicht getaktetes JK-Flipflop Dipl.-Ing.(TU) Klaus-Eckart Schulz 12. Überarbeitung (Nov. 2010) Seite 4
5. Schlussfolgerungen Die Darlegungen sollen zeigen, dass die übliche Definition bzw. Beschreibung des RS-Flipflops überarbeitet werden sollte. Weiterhin wird deutlich, wie ideale Impulsglieder ohne RC-Kombination aufgebaut werden können und damit u.a. auch die Grundlage für den Aufbau nicht getakteter JK-Flipflops bilden können. Ebenfalls ergeben sich einfache Möglichkeiten für den Aufbau monolithischer Schaltungen etc. Die in diesem Beitrag gezeigten Schaltungen sind überall dort von Vorteil, wo eine relativ lange Entladezeit eines Kondensators nicht akzeptabel ist oder wo es kein Taktsignal gibt etc. Beim Einsatz derartiger Impulsglieder muss nur ein entsprechendes Rückmeldesignal ableitbar sein. Das ist in den meisten Fällen problemlos möglich. 6. Testmöglichkeit Eine einfache Simulation dieses JK-Flipflops, die beliebig modifiziert werden kann, ist zu finden auf einem auf Virenfreiheit geprüften Excel-VBA-Makro unter http://www.rs-flip-flop.de/dokumente/jk_flipflop_simulation.xls. Selbstverständlich können auch andere Simulationsprogramme genutzt werden. Est ist nur folgendes zu beachten: Die hier gemachten Aussagen zu den i.a. nicht korrekt dargestellten Eigenschaften der RS-Flipflops spiegeln sich auch in RS-FF-Software-Implementierungen einiger Simulationsprogramme wieder. Entweder es wird vorher getestet, ob alles korrekt ist, oder einfacher und sicherer ist es, RS-FF-Module selbst durch 2 NOR- oder NAND-Bausteine nachzubilden. ----------------------------------------------------------------------------------------------------------------- Autor und Entwickler dieser Schaltungen: Dipl.-Ing.(TU) Klaus-Eckart Schulz D-13159 Berlin, Birnbaumring 64 E-Mail: klaus-e.schulz@t-online.de ---------------------------------------------------------------------------------------------------------------------------- Die Schaltungen wurden erstmals veröffentlicht am 09.05.1984 unter Wirtschaftspatent WP H 03 K/ 2432 692 (inzwischen gelöscht) Copyright-Hinweis: Mit Hinweis auf den Entwickler können die Schaltungen beliebig vervielfältigt werden. Dipl.-Ing.(TU) Klaus-Eckart Schulz 12. Überarbeitung (Nov. 2010) Seite 5